где К – коэффициент использования площади платы, 2 – 3;
SRi – площадь i-го резистивного элемента;
SCi – площадь i-го емкостного элемента;
Sаэ – площадь навесного элемента;
Sкп –площадь контактной площадки;
n – число контактных площадок;
n,m,k – число резисторов, пленочных конденсаторов, и навесных компонентов.
В результате расчета топологии тонкопленочной ГИС данной электрической схемы по формуле (1.33) получается:
S = 3*(15,57+18+2,8) = 109,11мм2
Плата выбирается та, площадь которой наиболее близка к рассчитанной величине S. В соответствии с результатами расчета S по таблице 1.6 мне подходят платы №10 и № 15, их площадь равна S=120мм2. Но при разработке топологического эскиза я столкнулся с проблемой нехватки места для расположения на плате всех элементов и последующего их соединения. Это связано с особенностями схемы: элементы соединяются таким образом, что невозможно обеспечить минимальную длину плёночных проводников, а значит, проводники будут занимать слишком большую площадь. Чтобы обеспечить расположение всех элементов я выбрал большую плату с площадью 192мм2. Это плата №8, имеющая размеры 12*16мм. Данные размеры позволили обеспечить оптимальное расположение элементов на плате.
Таблица 1.6 Типоразмеры плат ГИС (размеры, мм)
| № типоразмера | Ширина | Длина | № типоразмера | Ширина | Длина | № типоразмера | Ширина | Длина | № типоразмера | Ширина | Длина |
| 1 | 96 | 120 | 6 | 20 | 24 | 11 | 5 | 6 | 16 | 8 | 10 |
| 2 | 60 | 96 | 7 | 16 | 20 | 12 | 2,5 | 4 | 17 | 24 | 60 |
| 3 | 48 | 60 | 8 | 12 | 16 | 13 | 16 | 60 | 18 | 15 | 48 |
| 4 | 30 | 48 | 9 | 10 | 16 | 14 | 32 | 60 | 19 | 20 | 45 |
| 5 | 24 | 30 | 10 | 10 | 12 | 15 | 8 | 15 | _ | _ | _ |
При проектировании ГИС надо выполнять основные конструктивные и технологические ограничения, приведённые в таблице 1.7. Так же следует выполнять общие правила и ограничения:
1. в одной микросхеме следует применять навесные компоненты с одинаковым диаметром и материалом гибких выводов;
2. навесные компоненты рекомендуется по возможности располагать рядами, параллельными сторонам платы;
3. не допускается установка навесных компонентов на плёночные конденсаторы, индуктивности;
4. не допускаются резкие изгибы и натяжения проволочных проводников.
Таблица 1.7 Конструктивно-технологические ограничения ГИС
| Содержание ограничения | Размер ограничения, мм |
| Минимально допустимый размер резистора, мм b l | 0,1 0,3 |
| Минимально допустимые расстояния между плёночными элементами, расположенными в одном слое | 0,3 |
| Максимально допустимые расстояния между плёночными элементами, расположенными в разных слоях | 0,2 |
| Перекрытия для совмещения плёночных элементов, расположенные в разных слоях | 0,2 |
| Минимальное расстояние от плёночных элементов до края платы | 0,5 |
| Минимальная ширина плёночных проводников | 0,1 |
| Минимально допустимое расстояние между краем плёночного резистора и краем его контактной площадки | 0,2 |
| Минимально допустимое расстояние: между краями диэлектрика и нижней обкладки конденсатора | 0,1 |
| Между краями верхней и нижней обкладок конденсатора | 0,2 |
| Между краем диэлектрика и соединением вывода конденсатора с другим плёночным элементом | 0,3 |
| Между краем диэлектрика и нижней обкладкой конденсатора в месте вывода верхней обкладки | 0,2 |
| От плёночного конденсатора до приклеиваемых навесных компонентов | 0,5 |
| Минимальная площадь перекрытия обкладок конденсатора | 0,5*0,5 |
| Минимальные расстояния от края навесного компонента, до: Края другого компонента | 0,4 |
| Края навесного пассивного компонента | 0,6 |
Заключение
В ходе разработки курсового проекта сделано следующее:
1. выбран материал для подложки, резисторов и контактных площадок (выбор материалов был сделан в соответствии с приведёнными таблицами).
2. выбраны конструкции элементов и приведено описание методики их расчёта;
3. разработаны эскизы конструкций, приведены результаты расчётов топологических размеров элементов;
4. произведён расчёт площади платы, выбрана платы из таблицы типоразмеров плат ГИС.
В графической части приведены:
1. схема электрическая принципиальная (формат А3);
2. топологический чертёж (формат А1);
3. топологический чертёж резистивного слоя (формат А1);
В итоге курсового проекта была составлена документация, в заключение которой были перечислены источники используемой литературы.
Список использованных источников
Коледов Л.А. Конструирование и технология микросхем: учебник.
М.: Высшая школа,1984.-231с.
Николаев И.М. Интегральные микросхемы и основы их проектирования: учебник. М.: Радио и связь,1992.-424с.
Малышева И.А. Технология производства интегральных микросхем: учебник М.: Радио и связь,1991.-344с.