История создания компьютеров и современное их развитие (стр. 4 из 9)

Айрим микропроцессорларда магистралнинг жисмоний энини торайтириш мақсадида манзил-маълумотларнинг қўшма шинаси AD (ингл. Address/Data Bus) жорий этилиб, ушбу шина орқали манзиллар ҳам, маълумотлар ҳам узатилади. Манзилга оид ахборот узатиш босқичи маълумотлар узатиш босқичидан вақт бўйича ажратилган бўлиб, СВ таркибига киритилган махсус ALE (ингл. Address Latch Enable) сигнали воситасида стробланади. Ушбу магистраль, одатда, мультиплекс магистраль ёки манзиллар ва маълумотларнинг қўшма шинаси билан биргаликдаги икки шинали магистраль деб аталади.

Маълумотларнинг магистраль орқали табиий алмашиниши каналга сўзлар ёки байтлар воситасида бир-биридан кейин амалга ошириладиган мурожаатлар кўринишида кечади. Магистралга мурожаатларнинг битта цикли давомида МП, хотира қурилмаси ва киритиш-чиқариш тизими ўртасида битта сўз ёки байт узатилади. Алмашинишнинг бир нечта цикллари мавжуд. Улар жумласига хотирани ўқиш ва хотирага ёзиш цикллари киради.

Киритиш-чиқариш макони изоляция бўлганида киритиш-чиқариш портини ўқиш ва киритиш-чиқариш портига ёзиш цикллари қўшилади.

Магистралда, ишлаш тезлиги МзПнинг ишлаш тезлигидан паст бўлган қурилмалар ишлаб турган айрим ҳолатларда RD, WR ва шу каби бошқа строблар давомийлиги четдаги модуль томонидан алмашиниш операцияси тўғри бажарилиши учун етарли бўлмай қолиши мумкин. Магистраль операция муваффақиятли якун топишини ташкиллаштириш учунгина CB таркибига махсус READY сигнали киритилади. Каналга мурожаатларнинг ҳар бир циклида RD ёки WR стробаси якунига етишдан олдин МзП READY сигналининг ҳолатини текширади. Агар READY ушбу фурсатда ҳали улоқтириб юборилмаган бўлса, МзП тегишли строба муддатини унга WS (ингл. Wait State) деб номланадиган кутиш тактларини ўрнатиб, узайтиради. Микропроцессорнинг маълум модели ва иш режимига боғлиқ ҳолда WS нинг максимал миқдори чекланган ёки чекланмаган бўлиши мумкин.

Магистралда амалга ошадиган ишнинг оддий режимида фақат битта фаол қурилма ишлайди, у ҳам бўлса, МзП бўлиб, магистралда кечадиган маълумотлар алмашинувининг барча циклларини қўзғатади. Бироқ, шундай ҳолатлар ҳам жоизки, бунда айни битта магистралда бир нечта фаол қурилма бўлиб, улар айни бир хотира ва киритишчиқариш блоклари билан ишлаши даркор бўлади. Бошқа фаол қурилма маълумотларни магистраль бўйлаб узата олиши учун МзПни вақтинча дезактивация қилиш зарур бўлади. Бу мақсадда аксарият замонавий микропроцессорлар “бевосита хотирага кириш” (БХК) деб ном берилган режимда ишлай олади. Ушбу режим амалга ошиши учун CB га қўшимча HOLD ва HLDA сигналлари киритилади. CB бошқарув шинасининг кириш қисмига HOLD нинг фаол сатҳи етиб келганида микропроцессор ўз дастури ишининг ижросини тўхтатади, шиналарининг чиқиш қисмларини юқори импедан ҳолатга ўтказиб, чиқиш қисмидаги фаол сатҳни HLDA га ҳавола этади. Бу эса, ўз навбатида, магистраль бўйлаб алмашиниш циклини бошлаш мумкинлиги ҳақида бошқа фаол қурилма учун сигнал хизматини ўтайди. Ушбу қурилма ўз алмашиниш циклларини ниҳоясига етказгач, HOLD сигналини улоқтириб юборади. Шундан сўнг МзП ўзининг одатий ҳолатига ўтиб, дастур ишини давом эттиради.

МзПдан дастур ишининг меъёрий кечишини ўзгартириш талаб этиладиган бошқа иш режими ҳам мавжуд бўлиб, унга “узилиш” деб ном берилган. Замонавий микропроцессорларнинг деярли ҳаммаси битта ёки бир нечта INT0, INT1 ва ҳ. к. номланадиган ташқаридан узиб қўядиган кириш қисмларига эга. Ушбу кириш қисмларига тизимда муайян ҳодисалар рўй бераётганлиги ҳақида далолат берувчи сигналлар етиб келади. МзП эса, ўз навбатида, келган сигналларга муайян тарзда муносабат билдириши лозим. Бундай кириш қисмларидан бирига фаол сатҳли сигнал етиб келганида, микропроцессор, меъёрий тарзда кечаётган дастур иши узилиб, ишни тўхтатишга сабаб бўлган команда манзилини хотирага сақлайди ва муайян манзил бўйлаб CSEGга ёзилиб қолган “узилишга ишлов бериш кичик дастури”ни (ТҚИКД) бажаришга киришади. Бундай кичик дастур манзили “узилиш вектори” деб номланадиган махсус хотира уясига ёзилган. Дастур ишини узган ҳар бир алоҳида манба ўз узилиш векторига эга. ТҚИКДни бажариб бўлгач, процессор, хотирада сақланган манзил бўйича ТҚИКД ижроси якунланадиган махсус командага биноан иши узилган дастур ижросига қайтади. Дастур иши узилишига сабабчи бўлган манбалар жумласига ички манбалар ҳам (яъни, микросхеманинг “узилиш сўраладиган кириш қисмлари” деб номланадиган кириш қисмларидан бирига келиши), ташқи манбалар ҳам (яъни, муайян шароитларга кўра процессор ичида генерацияланиши) кириши мумкин. Бир вақтнинг ўзида бир нечта турлича узилиш сўровлари келиши мумкинлиги боис, бундай сўровларнинг ҳар бирига алоҳида хизмат кўрсатиш изчиллигини белгилайдиган муайян тартиб мавжуд. Унинг ишини МзП ичида ёки махсус контоллер воситасида жорий этилган “узилишларнинг устувор арбитраж” тизими таъминлайди. Мулоҳаза юритилаётган тизимга мувофиқ дастур иши узилишига сабабчи бўлган ҳар бир манба, унга хизмат кўрсатилиш навбатини белгилаб берадиган ўз устунлигига (доимий ёки ўзгарувчан устунликка) эга. Бир вақтнинг ўзида бир нечта узилиш сўровлари келган пайтда даставвал устунлик даражаси юқори, шундан сўнг паст даражали узилиш сўровларига хизмат кўрсатилади. Устунлик даражаси юқори сўров асосий дастур ишини қандай тўхтатиб қўйса, иши бошланган паст даражали узилишга ишлов бериш кичик дастурининг ишини ҳам худди шу тариқа тўхтатиб қўйиши мумкин. Айни пайтда “киритилган узилиш” деб аталадиган узилиш вужудга келади.

CSEG ва DSEGдан ташқари деярли барча замонавий микропроцессорлар RSEG (ингл. Register Sgment) дастурий-очиқ регистрлар тўплами деб аталадиган атайин ажратиб қўйилган кичик ҳажмли маълумотлар маконига эга. CSEG ва DSEGдан фарқлироқ RSEG регистрлари МзП ичида, унинг арифметик-мантиқий қурилмасининг бевосита яқинида жойлашган. Бу эса, ўз навбатида, ушбу регистрлар ичидаги ахборотга жисмонан тез кириб борилишини таъминлайди. RSEG регистрлари ичида, одатда, МзП томонидан тезтез ишлатиб туриладиган ҳисобларнинг оралиқ натижалари сақланади. RSEG соҳаси DSEGнинг маълумотлар маконидан тўлиқ ажратилган бўлиши ёки у билан қисман кесишиб ўтиши ёхуд унинг таркибий қисми сифатида киритилган бўлиши мумкин. RSEGнинг ички мантиқий тузилиши турлича бўлиб, микропроцессорларнинг архитектурасини таснифлашда муҳим ўрин эгаллайди.

Микропроцессор регистрлари функционал жиҳатдан бир хил бўлмайди, хусусан: уларнинг бир тури маълумотларни ёки манзилга оид ахборотни сақлаш учун хизмат қилса, бошқа тури – МзП ишини бошқариш учун хизмат қилади. Шунга мувофиқ барча регистрларни маълумотлар регистрлари, кўрсаткичлар ва махсус вазифалар бажарувчи регистрларга фарқ қилиш мумкин. Маълумотлар регистрлари операндлар манбалари ва натижа қабул қилгичлар сифатида арифметик ва мантиқий операцияларда иштирок этади, манзил регистрлари ёки кўрсаткичлар эса асосий хотира қурилмасидаги маълумотлар ва командаларнинг манзилларини ҳисоблаб чиқаришда қўлланилади. Махсус регистрлар МзПнинг жорий ҳолатига индекс бериш ва таркибий қисмларининг ишини бошқариш учун хизмат қилади. Шундай архитектура ҳам бўлиши жоизки, айни бир регистрлар маълумотларни ҳам, манзилларга оид ахборотни ҳам сақлаш учун қўлланилади. Бундай регистрлар умуммақсадли регистрлар (УМР) деб аталади. Регистрларнинг у ёки бу туридан фойдаланиш усуллари МП архитектурасининг муайян хусусиятларини белгилаб беради.

Маълумотлар регистрлари орасида A (ингл. Accumulator) аккумулятор деб аталадиган регистр ажралиб туради. Айни шу регистр маълумотларга арифметик ва мантиқий ишлов бериш жараёнига қўшилади. Бу эса, ўз навбатида, аккумуляторнинг ичидаги нарсалар арифметик ва мантиқий командалар томонидан операндлардан бири сифатида қўлланилиши ва амалга оширилган операция натижаси ушбу регистр ичида сақланишини англатади. Унга ишора операция коди ёрдамида амалга ошади. Бунда, команда коди ичида операнд манзиллари ва натижа учун махсус соҳа ажратилишига зарурат бўлмайди. МП архитектурасининг бундай тури аккумуляторли архитектура деб аталади. Ушбу архитектурада кузатиладиган камчиликлар жумласига амалга ошадиган ишнинг нисбатан суст кечишини киритиш мумкин. Бундай сустлик аккумуляторнинг “тор жой” деб эътироф этилиши ва ҳар сафар, операцияни бажаришдан олдин, аккумулятор ичига операндлар киритилиши зарурлиги билан изоҳланади. Ушбу архитектурага мисол тариқасида Intel фирмаси томонидан тайёрланган MCS-51 оиласига мансуб микроконтоллерларни келтириш мумкин.

Маълумотлар регистрларининг бошқача тузилиши R0, R1 ва ҳ. к. русумли “ишчи регистрлар” деб номланадиган регистрлар саналади.

Регистрларнинг бундай тузилишида операндлар ҳамда арифметик ва мантиқий операциялар натижалари бир эмас бир нечта регистрда сақланиши мумкин. Бу эса, ўз навбатида, маълумотлар билан манипуляция қилиш имконини янада кенгайтиради. Юқорида мулоҳаза юритилган аккумулятордан фарқлироқ, ишчи регистрлар команда кодида манзил топади. МП архитектурасининг бундай тури регистрли архитектура деб аталади. Архитектуранинг бундай тузилишига мисол тариқасида Intel фирмаси томонидан тайёрланган 80х86 оиласига мансуб микропроцессорларни келтириш мумкин. Реал вақт миқёсида ишлаш учун мўлжалланган бир қатор МПларда ишчи регистрларнинг бир эмас бир нечта тўплами бўлиши кўзда тутилган. Вақтнинг ҳар бир алоҳида фурсатида регистрлар тўпламларининг фақат биттаси ишлайди. Тўпламлардан бирининг танланиши тегишли ахборотнинг муайян хизмат регистрига ёзилиши билан амалга ошади. Ушбу қурилмаларга мисол тариқасида Intel фирмасининг MCS-48 оиласига мансуб микроконтоллерларни келтириш мумкин.