Проектирование процессора ЭВМ с архитектурой IA-32 (стр. 5 из 9)
БПТ выполняет операции над числами с плавающей точкой, выполняет их приведение для последующей обработки.
БПТ построен на 16 МПС (К1804ВС2). Регистры РЗУ используются как рабочие. Всего РЗУ состоит из 16ти 64 разрядных регистров. Через мультиплексор из ST , а потом через шину DB, на БОД подаются 64 разряда мантиссы. Для определения вершины стека используется регистр SR. Через шину DY идёт обратная запись в стек 64 разрядов мантиссы. Через шину DA поступают данных из других источников данных. Схема ФУП используется для проверки условий перехода.
Построение БОД для плавающей точки и схема соединения аналогична БФТ.
Рис.3.3. Структурная схема БПТ
3.4.1 УА с жесткой логикой.
Управляющий автомат с жесткой логикой представляет собой конечный автомат, формирующий выходные сигналы управления в зависимости от текущего состояния и значений осведомительных входных сигналов.
Составим управляющий автомат с жесткой логикой для выполнения команды SUB вычитания чисел в формате с фиксированной точкой.
Составляем отмеченную ГСА:
В условной вершине записываем элемент из множества логический условий X. В операторные вершины записываем операторы (микрооперации) y1 и y2 соответственно из множества микроопераций Y. Начальную и конечную вершины отмечаем символом a1, оставшиеся операторные вершины обозначаем а2 и а3.Находим пути перехода между операторными вершинами.
ГСА автомата имеет условную вершину: x - CR0 и 2 операторные вершины: a1 – Mem16 :=Mem16 - Reg[0..15], a2 – Mem32 :=Mem32 - Reg[0..31]
Рис. 3.4. ГСА алгоритма
Рис. 3.5. Граф автомата Мура
Так как имеется три состояния, то количество триггеров равно 2. (N=]log2n[)
Построение управляющего автомата будем осуществлять на D – триггере.
Таблица 3.3 - Структурная таблица.
| ai | Код ai | ai+1 | Код ai+1 | x | y | Сигналы возбужденияD1 D2 |
| Q1 Q2 | Q1 Q2 | |||||
| a0 | 00 | a1 | 01 |  x | 01 | |
| a0 | 00 | a2 | 10 | x | 10 | |
| a1 | 01 | a0 | 00 | 1 | y1 | 00 |
| a2 | 10 | a0 | 00 | 1 | y2 | 00 |
Функции переходов и выходов
D1 = !Q1!Q2 x
D2 = !Q1!Q2!x
y1 = !Q1Q2
y2 = Q1!Q2
Рис. 3.6. Автомат Мура
3.4.2 УА с микропрограммным управлением
БМУ построен на МПС К1804ВУ4, выполняющей функции управления последовательностью микрокоманд (УМП). Основная функция схемы УМП заключается в формировании последовательности адресов микрокоманд, хранящихся в микропрограммной памяти, под воздействием внешних управляющих сигналов.
Рассматриваемая схема УПМ имеет следующие архитектурные особенности: 12-разрядная размерность всех внутренних элементов УПМ, обеспечивающая возможность адресации до 4096 слов; четыре источника адреса (внутренний регистр адреса/счетчика, счетчик микрокоманд, адресная шина и стек глубиной пять); 16 инструкций управления, большинство из которых являются условными; выходные сигналы отпирания одного из трех внешних устройств, подключенных к адресной шине (позволяют выполнять функции дешифратора); внутренний регистр адреса (может выполнять функции и регистра и счетчика циклов); трехстабильные выходы. Все внутренние регистры построены на триггерах, срабатывающих по положительному фронту тактового сигнала, что упрощает временную синхронизацию.
Устройство управления включает в себя мультиплексор с четырьмя входами, используемый для выбора в качестве источника адреса следующей микрокоманды, регистр/счетчик, вход прямого адреса, счетчик микрокоманд СМК, стек.
Регистр/счетчик РгА/Сч состоит из 12 триггеров D-типа, доступ к которым осуществляется во время одного и того же такта. При выдаче сигнала разрешения загрузки (поступления на вход RLD сигнала низкого уровня) новые данные загружаются в РгА/Сч во время действия переднего фронта тактового импульса. Выход может быть подключен к мультиплексору и использован в качестве источника адреса следующей микрокоманды. В свою очередь, вход прямого адреса устройства является источником данных, загружаемых в РгА/Сч.
Счетчик микрокоманд состоит из 12-разрядного устройства приращения, инкрементора Инкр и 12-разрядного регистра.
Счетчик микрокоманд может использоваться одним из двух способов. Когда сигнал разрешения ввода данных в устройство приращения, подаваемый на вход СО, имеет высокий уровень, в РгСМК во время следующего такта загружается передаваемый на выход адрес, увеличенный на 1 Таким образом обеспечивается последовательное выполнение микрокоманд. Когда сигнал на входе СО имеет низкий уровень, содержимое устройства приращения остается прежним и во время следующего такта СМК перезагружается тем же самым адресом, находящимся на выходе У .Следовательно, одна и та же микрокоманда может выполняться любое количество раз.
Другим источником адреса является вход прямого адреса. Этот источник используется для выполнения переходов в микропрограмме.
Четвертым источником адреса, передаваемого на вход мультиплексора МС, является стек объемом 5 слов
Рис. 3.7.Структурная схема МПС К1804ВУ4
В блок микропрограммного управления входят схема управления последовательностью МК (УПМ), микропрограммная память (МП), регистр микрокоманд (РгМК), блок фиксации логических условий (БФЛУ), мультиплексор кода условий (МКУ), регистр команды (РгК), логические схемы.
ПНА – формирует начальный адрес микропрограммы выполняемой операции. Реализуется на ПЗУ или ПЛМ.
УПМ схема управления последовательностью микрокоманд – формирует последовательность адресов микрокоманд, находящихся в МП. Построена на микросхеме К1804ВУ4.
МП – микропрограммная память представляет собой быстродействующее ПЗУ.
РгМК – регистр микрокоманд.
РгК – регистр команд построен на 6 микросхемах К1804ИР1.
БФЛУ – блок фиксации логических условий.
МКУ – мультиплексор кода условий – производит выбор анализируемого условия.
Выбор следующего адреса определяется инструкцией УПМ и значением логических условий, к которым относятся флажки Z, N, V, C операционных блоков, значение триггера перехода ТП, сигнал занятости ОП Z(ОП) . Выбор анализируемого условия выполняется МКУ.
Рис. 3.8.Блок микропрограммного управления
3.5 Регистровая память
Согласно регистровой модели и архитектуре регистровая память должна включать следующие регистры ССП ( СR0), EFLAGS, EIP– 32 разрядные, SR, TR, CR – 15 разрядные, ST() – 80 разрядные. РОНы реализованы внутри МПС, поэтому их описание не приводится. Также к регистровой памяти относятся регистры РгК, РгБ, РАОП, РгЗпОП, РгЧтОП.
32х разрядный регистр ССП(CR0) и регистр флагов EFLAGS, предусмотренные архитектурой IA-32, построены на 4 микросхемах К1804ИР2.
Счётчик команд EIP( 32 разряда) построен на четырёх микросхемах К1804ИР2. Счетчик адреса команд, входящий в EIP, представляет собой 23-разрядный регистр.
StatusRegister, TAGRegisterи ControlRegisterтакже построены на 2 микросхемах К1804ИР2 каждый.
Регистр буфера представляет собой 56-разрядный регистр, который используется для предвыборки команды, с целью уменьшения количества обращений в ОП. Построен на 7 микросхемах К1804ИР2.
Регистры с плавающей точкой представляют собой 8 80-разрядных регистров, которые используются для хранения чисел с ПТ. Выполнены на 20 микросхемах К1804ИР2.
Регистр данных состоит из 32-разрядного регистра и служит для хранения операнда, извлеченного из ОП. Построен на 4 микросхемах К1804ИР2.
Описание К1804ИР2.
Микросхема К1804ИР2 – 8 разрядный параллельный регистр, предназначеннвй для применения в центральных процессорах.
Таблица 3.4 – Назначение выводов К1804ИР2.
| Вывод | Обозначение | Тип вывода | Функциональное назначение выводов |
| 1 | R | Вход | Обнуление регистра |
| 2 | DY0 | Выход | Данные, 0-й разряд |
| 3 | D0 | Вход | Данные, 0-й разряд |
| 4 | D1 | Вход | Данные, 1-й разряд |
| 5 | DY1 | Выход | Данные, 1-й разряд |
| 6 | DY2 | Выход | Данные, 2-й разряд |
| 7 | D2 | Вход | Данные, 2-й разряд |
| 8 | D3 | Вход | Данные, 3-й разряд |
| 9 | DY3 | Выход | Данные, 3-й разряд |
| 10 | C | Вход | Тактовый сигнал |
| 11 | GND | - | Общий |
| 12 | DY4 | Выход | Данные, 4-й разряд |
| 13 | D4 | Вход | Данные, 4-й разряд |
| 14 | D5 | Вход | Данные, 5-й разряд |
| 15 | DY5 | Выход | Данные, 5-й разряд |
| 16 | DY6 | Выход | Данные, 6-й разряд |
| 17 | D6 | Вход | Данные, 6-й разряд |
| 18 | D7 | Вход | Данные, 7-й разряд |
| 19 | DY7 | Выход | Данные, 7-й разряд |
| 20 | EZDY | Вход | Разрешение выходов данных |
| 21 | EWR | Вход | Разрешение записи |
| 22 | Uoc | - | Напряжение питания |
3.6 Оперативная память