Адаптер паралельного обмена (стр. 2 из 5)
Вариант структурной схемы устройства на одном кристалле приведен на рисунке 1.2.
СА – селектор адреса
БД – буфер данных
WR – блок сопроводительных стробов
БР – блок регистров
БПД – блок приема данных
INT – блок обработки прерываний
Рис. 1.2 – Структурная схема устройства на одном кристалле
Вариант структурной схемы устройства на двух кристаллах приведен на рисунке 1.3.
СА – селектор адреса
БД – буфер данных
БР – блок регистров
БПД – блок приема данных
Рис. 1.3 – Структурная схема устройства на двух кристаллах
Алгоритмы работы микропроцессоров, согласно структурной схемы,
Начало  |
Опрос
RESET
 |
да RESET = "1"  |
 |
нетВыдать SS=
"1111111" Опрос Ок!
 |
 |
нет Ok! = "1"  |
| |
да 
Опрос
IOW
 |
 |
нет IOW = "0"
 |
 |
 |
даЧитать
SA0…SA2
да
="111"нет
Преобразов. Выдать
2®поз. STRW7
 |
 |
Выдать Задержка
STRW0…6
 |
 |
Выдать Читать
WR0…6 № регистра
| |
| |
Сбросить Преобразов.
WR0…6 2®поз.
Выдать
SS0…SS6
 |
да Питаниевкл?
нет 
КонецРис. 1.4 – Схема алгоритма работы CPU1
Начало  |
Опрос
RESET
| |
да RESET ="1" | |
| |
нетВыдать SS=
"1111111" Опрос INT
 |
| |
да INT ="1"  | |
нет