Компютерна схемотехніка 2 (стр. 3 из 6)
За кількістю каскадів розрізняють одно- та двоступеневі тригери.
Асинхронний RS-тригер
Найпростіше реалізувати на базових елементах АБО-НЕ та І-НЕ. На елементах АБО можна одержати тригер з прямими керуючими входами, на елементах І-НЕ – з інверсними.
Функціонування тригера як ЦА також описується таблицями істинності та логічними функціями, однак потрібно враховувати динаміку зміни інформаційних сигналів в різні моменти часу, тобто вихідні сигнали аналізуються в попередній та наступний моменти часу.
Перехід із "0" в "1" здійснюється за керуючим сигналом "1" на вході S прямого та вході "0" інверсного тригера. Обнулення реалізується по входу R, але при цьому мають бути дозволяючи сигнали на входах Reset. Установка в одиничний стан обох входів RS-тригера або в нульовий інверсного тригера є забороненою, що відображається в таблиці істинності.
| Qt | Qt+1 | R | S |  |  |
| 0 | 0 | - | 0 | - | 1 |
| 0 | 1 | 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 | 1 |
| 1 | 1 | 0 | - | 1 | - |
Таблиці істинності не повного представлення про динаміку зміни сигналу, для цього використовуються потенційні діаграми.
Синхронний RS-тригер
Синтезується на основі асинхронного з допомогою додавання вхідного каскаду, який забезпечує синхронізацію подачі керуючих сигналів на вихідний каскад.
Алгоритм роботи цього тригера аналогічний асинхронному, однак запис і обнулення інформації здійснюється тільки за наявності тактового сигналу С, оскільки це потенційний пристрій, то перемикання відбувається за переднім фронтом сигналу синхронізації. Логічна функція враховує як стани вихідного, так і вхідного каскаду:
Використовуючи трьохвходові елементи у вихідному каскаді можна реалізувати одночасно синхронний RS-тригер з прямою логікою роботи та асинхронний з інверсною логікою.
В такій схемі вищою пріоритетністю володіють інверсні входи керування, що знаходяться у вихідному каскаді. Подання логічної одиниці на вхід синхронізації С переводить схему в асинхронний режим роботи.
6. D- і Т-тригери. Їх таблиці істинності, вихідні функції і структура. Двоступеневі тригери
D-тригер
D-тригер містить інформаційний D-вхід та вхід синхронізації. Його зручно синтезувати з допомогою синхронного RS-тригера, якщо інформаційний сигнал D подати на вхід S, а на R-вхід подати його інверсію.
Алгоритм роботи схеми описується логічним твердженням: вихідний сигнал Q повторюватиме інформаційний сигнал D, але тільки при наявності сигналу синхронізації С.
Затримка сигналу на виході на інтервал часу Δt визначається зсувом фаз подання сигналів D та С.
Потенційна діаграма роботи зображена на малюнку.
Часто використовують RS та D-тригер розміщені в одному корпусі.
Якщо на вхідний каскад додатково ввімкнути вхід V, використовуючи трьохвходові кон’юнктори із запереченням, то реалізується VD-тригер.
Сигнал V забезпечує блокування вихідного сигналу аналогічно до сигналу синхронізації С і приводить до зміни функціональної залежності.
Т-тригер
Реалізується найпростіше на основі інформаційного або RS-тригера з синхронізуючим входом, якщо в D-тригері інверсний сигнал з виходу подати на вхід або в RS-тригері реалізувати потрійний зворотній зв'язок.
Логіка роботи Т-тригера: вихідний сигнал Q змінює свій стан на протилежний за кожний вхідний тактовий імпульс Т. Таким чином реалізується поділ тактової частоти двічі.
Реальні схеми Т-трігерів в найпростішому вигляді є непрацездатними. Це обумовлено суміщенням функцій комутації та зберігання даних фактично в одній точці схеми (Т – закорочення виходу і входу). Розв’язують цю суперечність, використовуючи додаткові затримки в колах зворотного зв’язку або двоступеневі тригери.
7. Паралельні регістри та регістри зсуву. Їх структурні схеми, класифікація, різновидності, функціонування
Регістрами називають послідовні цифрові автомати, призначені для запису, зберігання та відтворення багато розрядних двійкових кодів. Використовуються в цифрових ЕОМ для зберігання та відтворення багато розрядних двійкових кодів, а також для зберігання тимчасових значень операндів, непрямих адресних звертань та ін.
Класифікують їх за:
1. методом запису інформації:
- послідовні
- паралельні
- універсальні
2. за методом керування записом:
- синхронні
- асинхронні
3. за кількістю сигналів, що використовуються для керування:
- однофазні
- парафазні
4. за основним призначенням:
- регістри пам’яті
- регістри зсуву
Будують регістри на основі періодичних структур, кількість яких визначається розрядністю запам’ятовуючих слів. Структурно вони складаються з елементів пам'яті та комбінаційних схем керування. Останні забезпечують синхронний запис та зчитування інформації, обнулення та ін. В багато контактних схемах застосовуються двоступінчасті тригери, які комутуються з допомогою динамічних сигналів, тобто з допомогою динамічних перепадів логічних "0" та "1".
Паралельні регістри
Паралельні регістри синхронного та асинхронного типу найпростіше синтезувати на основі паралельного ввімкнення RS-тригерів. При цьому сигнал тактового запису та обнулення запаралелюється, а інформаційні входи призначаються для паралельного подання на них потрібних кодових слів.
Запис всіх біт інформації здійснюються за допомогою одного тактового імпульсу. Якщо для обнулення інформації чи запису використати парафазні сигнали, які подаються на кожен біт (тригер) окремо, то кажуть, що така схема працює за парафазною схемою керування. Для одержання нового інформаційного слова в інверсному вигляді можна використовувати інверсні Q виходи тригерів. Аналогічно для реалізації двофазної схеми паралельного регістра можна використати інформаційні D-тригери. В такому регістрі сигнали реалізації теж запаралелені.
В якості елементів пам’яті використовують комірки на основі складних елементів 2, 2І-АБО, а також D-тригери, в яких реалізовано зворотній зв'язок для двох ступенів. Сигнали синхронізації (С) та обнулення (R) запаралелені для всіх комірок і подаються на відповідні входи D-тригерів. Дозвіл запису вхідних інформаційних сигналів D забезпечується керуючими сигналами Е1, Е2, ввімкненими за схемою АБО з додатною інверсією входу. Вхідні елементи DD1 та DD2 дозволяють розділити режими запису та зберігання інформації. Сигнали Ez1 i Ez2 також ввімкнені за схемою диз’юнкції при інверсії і забезпеченні переведення входів регістру Qi у високоімпедансний стан.
Для запису сигналів з різних джерел можна використовувати комбінаційні схеми 2, 2І-АБО, які забезпечують синхронізацію подачі сигналів S та R на комірки пам’яті. Керування комутацією різних джерел реалізується з допомогою двопозиційного коду С1С2.
В залежності від двійкового коду С1С2 на вхід установки комірки регістру подається вхідний сигнал Х або У. синхронно з ним інверсні сигнали записуються на вхід R. Розрядність нарощування регістрів не обмежується за кількістю інформаційних сигналів, однак в реальних схемах потрібно враховувати допустимі значення коефіцієнтів розгалуження за виходом базових логічних елементів, що застосовуються в комбінаційних схемах керування, щоб не допустити зменшення вихідного рівня сигналу за мінімальне значення логічної одиниці.
Регістри зсуву
В схемах зсуву запис багаторозрядного коду розрядністю n здійснюється за n тактів синхронізації. При цьому найстарший біт постійно перезаписується в усі комірки багаторозрядного регістра. Схему такого регістра можна реалізувати з допомогою базових комірок на основі комбінаційних RS та D-тригерів.
Режим роботи схеми визначається сигналом, що подається на вхід s/p (мікросхема DD2). При нульовому значенні s/p інвертор DD2 подає логічний рівень 1 на DD4, DD6. Це забезпечує інвертування сигналу на входах R, що дозволяє проходження паралельного двійкового коду інформаційних входів D0, D1 на входи установки RS-тригерів. Запам’ятовування інформації здійснюється за тактовим перепадом імпульсу на входах з високого до низького рівня. Наявність DD4, DD6 забезпечує неоднозначність сигналів на RS-входах. Зміна вхідного s/p сигналу приведе до блокування входів D0, D1 і запис інформації можливий з інформаційного входу V, з’єднаного з D-входом інформаційного тригера DD7. За такт перепадом синхроімпульсу С інформація з виходу Q DD7 записується на вхід DD8. Таким чином реалізується послідовний зсув інформації за кожним тактовим імпульсом на одну позицію вправо.