Компютерна схемотехніка 2 (стр. 2 из 6)
Перетворювачі прямого коду в зворотній повинні отримувати додатковий розряд знаку числа, тобто, маючи n-1 вхід, вони повинні мати n виходів.
Таблиці істинності для однобітного перетворювача описуються функцією виключного АБО:
| x0 | x1 | fi(x0,x1) |
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
Функція алгебри логіки буде мати вигляд:
Для реалізації в базисі І-НЕ необхідно провести подвійну інверсію:
Багаторозрядні перетворювачі можна релізувати у вигляді регулярної структури на основі вказаних комірок, при цьому знаковий біт повинен комутуватися з усіма елементарними комірками. Таку інтегральну схему використовують, як вбудовану в інші структури.
Для перетворення прямого коду в доповнюючий, крім інверсії числа "-" чи збереження "+" в останні біти потрібно провести сумування 1.
В загальному випадку функціональна залежність для і-того біта описується співвідношенням:
Враховуючи правила де Моргана, можна записати:
Для n=4 відповідні функції матимуть вигляд:
Для такої схеми при довільній розрядності n складність визначається:
Недоліком такої схеми є необхідність використовувати кон’юнктивні елементи з різною кількістю лінійних входів. Причому ця кількість лінійно зростає із збільшенням розрядності перетворюваного слова.
Функціонально схему для n=4 можна представити у вигляді:
Для реалізації багато розрядних схем також використовують регулярні структури, виконані на більш простих оптимізованих елементарних схемах.
Для регуляризації такої структури зручно виділити елементарні перетворення для і-того розряду.
Логічні функції для елементарних комірок можна описувати співвідношеннями:
Таким чином в кожному наступному каскаді регулярної структури як вхідний використовується вихідний сигнал з попереднього каскаду.
Принципова схема може бути реалізована з використанням складних елементів – двох І-АБО.
L=6(n-1) – складність схеми.
K=15(n-1) – вартість за Квайном.
t=(n+1)t3 – час затримки.
Комбінаційні схеми перетворення чисел з однієї системи числення в іншу використовуються для шифрування інформації і узгодження різних позиційних систем.
4. Комбінаційні суматори. Їх класифікація. Таблиці істинності та схемотехнічна реалізація напівсуматора. Синтез повного однорозрядного та n-розрядного суматора
Суматором називається пристрій, призначений для виконання арифметичних операцій з числами, представленими у двійковій формі.
Класифікують суматори за розрядністю чисел, над якими виконують операції, на напівсуматори, одно- та багаторозрядні суматори; за структурною схемою – на послідовні, паралельні та послідовно-паралельні; за функціонуванням – на синхронні та асинхронні, в залежності від часу затримки проходження сигналів різних каскадів.
Схемотехнічно суматори зображаються у вигляді комбінаційних схем або цифрових автоматів.
Комбінаційним напівсуматором називається пристрій, що має два входи, на які подаються операнди, і виходи результату (суми) та знаку переносу в наступний розряд.
Функціонування описується таблицею істинності аналогічної до суми за модулем 2 (s – сума, p- знак переносу).
| x0 | x1 | s | p |
| 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 1 |
Як видно із таблиці істинності величина арифметичної суми відрізняється від знаку переносу типом логічної функції:
Параметр s записується і схемотехнічно виконується за допомогою логічного елемента виключне АБО, а параметр р реалізується коміркою елементарного кон’юнктора. Використовують базовий набір І-НЕ або функціональну комірку виключного АБО (К155АП5). Схему такого суматора можна представити наступним чином:
Для реалізації повного суматора необхідно враховувати знак переносу з попереднього розряду. Функціональна комірка повинна отримати додатковий вхід.
Схемотехнічно такий пристрій реалізується за допомогою двох базисних елементів виключне АБО, один з яких виконує функцію множення за модулем 2 вхідних операндів, а другий до результату одержаної суми додає знак переносу з попереднього розряду.
Розряд переносу на виході одержується шляхом диз’юнкції знаків переносу з обох комірок напівсумування.
Повним n-розрядним суматором називається арифметичний пристрій, що забезпечує додавання двох n-розрядних двійкових слів і містить 2n+1 вхід та n+1 вихід. Збільшення розряду входу і виходу на одиницю дозволяє рахувати результат переносу, як з попереднього, так і з наступного розряду.
Найпростіше таку схему реалізувати у вигляді послідовної комбінаційної схеми, виконаної у вигляді каскадного нарощування одно розрядних повних суматорів.
В схемах звичайного сумування на вхід р-1 подається нульове значення, однак часто при виконанні арифметичних операцій доводиться виконувати циклічне зміщення двійкового коду. В цьому випадку використовується кільцевий n-розрядний суматор, у якому на вхід першого розряду подається сигнал знаку переносу останнього розряду через певну ланку затримки.
При паралельно-послідовному сумуванні n-розрядні слова х та у розбивають на m-розрядні підслова. На схему суматора m-розрядного підслова послідовно в часі подаються двійкові коди. Запис і зчитування результатів сумування відбуваються послідовно, а арифметичні операції з кожними підсловами реалізуються паралельно.
Функціонально при реалізації однорозрядного суматора з допомогою логічних функцій можна одержати запис суми та переносу ДДНФ:
Як видно із запису функція si може бути представлена у вигляді конституєнт одиниці, жодна пара з яких не може бути склеєна, тоді як результат переносу представляється у спрощеному вигляді диз’юнкції попарних кон’юнкцій всіх аргументів. Таку схему реалізовують з допомогою складних логічних елементів типу І-АБО-НЕ чи АБО-І-НЕ.
5. Схемотехнічні різновидності тригерів. Асинхронний та синхронний RS-тригери. Їх таблиці істинності, вихідні функції і структура
Тригери – це цифрові пристрої, що здатні формувати два стійких логічних стани, а також зберігати їх протягом певного моменту часу, що визначається умовами функціонування.
Такі системи реалізують на основі ключових елементів з використанням схем зворотного зв’язку. В найпростішому випаду – це два електронних транзисторних ключі, ввімкнені за схемою із 100% зворотнім зв’язком за постійною складовою керуючого сигналу.
Бі-стабільна комірка на основі двох ключів при початковому ввімкненні за рахунок незначного переважання колекторного струму в одному з плечей переходить в стійкий стан, при якому одне плече повністю відкривається і вихідний сигнал на ньому прямує до логічного нуля, а інша закривається – на виході логічна одиниця. Для переведення системи в протилежний стан на закритий ключ потрібно подати вхідний сигнал високого рівня. Така схема є аналогом найпростішого RS-тригера.
Тригери класифікують за функціональними особливостями, які відображаються в їх умовних позначеннях та найменуваннях кодів.
Вхід S – установка (Set);
Вхід R – обнулення (Reset);
Вхід K – обнулення універсального тригера;
Вхід J – установка універсального тригера;
Вхід T – лічильний вхід;
Вхід D – інформаційний або вхід затримки (Delay);
Вхід C – синхронізація;
Вхід V- ключовий вхід.
Відповідно розрізняють RS, JK, VD, VT, D, T – тригери.
За наявністю сигналу синхронізації тригери бувають синхронні та асинхронні, тобто такі, які перемикаються при подачі інформаційного сигналу або тільки при наявності сигналу синхронізації С.
За видом сигналу керування розрізняють статичні та динамічні тригери, які працюють за потенційним рівнем сигналу або за його перепадом.