Розробка ВІС в базисі БМК 1515ХМ1 пристрою множення який множить 3-розрядне число на 2-розрядне (стр. 1 из 4)
Міністерство освіти і науки України
Вінницький національний технічний університет
Інститут інформаційних технологій і комп’ютерної інженерії
Кафедра ПЗ
Пояснювальна записка
до курсової роботи з дисципліни
“САПР засобів обчислювальної техніки”
Розробка ВІС в базисі БМК 1515ХМ1пристрою множення, який множить3-розрядне число на 2-розрядне
Розробив студент
Кравець В.В.
Вінниця ВНТУ 2009
Анотація
В курсовій роботі розроблена велика інтегральна схема пристрою множення, який множить 3-розрядне число на 2-розрядне, в базисі БМК 1515ХМ1.
Проведений багатоваріантний аналіз розв’язків поставленої задачі, розроблено принципову електричну схему, логічну модель і тест перевірки. Також розраховано швидкодію та визначено необхідну кількість базових комірок. Розробка схеми електричної принципової, її моделювання та тестування проведено з використанням пакету прикладних програм OrCAD 9.1.
Схеми пристрою, автоматичне трасування та трафаретні креслення з’єднань наведені у додатках.
Індивідуальне завдання
на курсову роботу з дисципліни ”Системи автоматизованого проектування засобів обчислювальної техніки”
Постановка задачі
Розробити в базисі БМК 1515ХМ1 велику інтегральну схему пристрою множення, який множить 3-розрядне число на 2-розрядне.Провести багатоваріантний аналіз розв’язку поставленої задачі, розробити електричну принципову схему, логічну модель, тест перевірки, розрахувати швидкодію, визначити кількість базових комірок, виконати трасування.
Вихідні дані:
– кількість базових комірок – не більше 50;
– затримка операції – не більше 100 нс.
Додаткові умови:
Трасування виконати в автоматичному та ручному режимах.
Затверджено на засіданні кафедри ПЗ, протокол № 2 від 18 вересня
Зміст
ВСТУП
1. БАГАТОВАРІАНТНИЙ АНАЛІЗ ВИРІШЕННЯ ОСНОВНОЇ ЗАДАЧІ
2. РОЗРОБКА СХЕМИ ЕЛЕКТРИЧНОЇ ПРИНЦИПОВОЇ
3. РОЗРАХУНОК ШВИДКОДІЇ ПРИСТРОЮ
4. РОЗРОБКА ЛОГІЧНОЇ МОДЕЛІ
5. РОЗРОБКА ТЕСТУ ПЕРЕВІРКИ ТА ЛОГІЧНЕ МОДЕЛЮВАННЯ
6. РОЗРАХУНОК АПАРАТНИХ ВИТРАТ
7. РОЗРОБКА ТРАФАРЕТУ ТРАСУВАННЯ
ВИСНОВКИ
СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ
Додаток А. ТЕХНІЧНЕ ЗАВДАННЯ
Додаток Б. СХЕМА ЕЛЕКТРИЧНА ПРИНЦИПОВА
Додаток В. ТРАФАРЕТ АВТОМАТИЧНОГО ТРАСУВАННЯ
Додаток Г. ТРАФАРЕТ РучнОГО трасування
Вступ
Основним засобом зниження вартості проектування і, головне, прискорення темпів розробки нових видів мікроелектронної апаратури є системи автоматизованого проектування (САПР). Для часткової уніфікації топології інтегральних схем (ІС) використовувалось проектування схем на основі набору типових комірок.
Базовий матричний кристал (БМК) – велика інтегральна схема, яка на відміну від ПЛІС програмується технологічно, шляхом нанесення маски з'єднань останнього шару металізації. БМК з маскою замовника звичайно виготовлялися під замовлення невеликими серіями. Вказані елементи розташовуються на кристалі матричним способом (в кутах прямокутної решітки). Тому такі схеми часто називають матричними ВІС. Як і в схемах на типових комірках топологія набору логічних елементів розробляється завчасно. Однак у даному випадку топологія логічного елемента створюється на основі регулярно розташованих найпростіших елементів[1].
Бібліотека логічних елементів розроблена на основі компонентів базової комірки. Бібліотечний елемент реалізується за допомогою тої чи іншої топологічної конфігурації в змінному шарі. Топологія кожного елемента БМК однозначно визначає його функціональний зміст[2].
Структурно БМК є матрицею, яка складається з 22 стовпців і 46 рядків комірок типу VW, між якими перебувають полікремнієві шини комутації. По периметру кристалу розміщені елементи входу-виходу з контактними площадками. Метою даного курсового проекту є отримання навичок розробки принципових схем за допомогою різних методів, проведення трасування і тестування роботи пристрою.
1. Багатоваріантний аналіз вирішення основної задачі
Поставлену задачу можна вирішити різними способами:
– розробити схему комбінаційного типу;
– використати матриці множення;
– скласти структурній пристрій множення на базі суматора.
Якщо використовувати матриці множення, то потрібно організувати відповідні умови даної задачі. При цьому буде істотна апаратна надлишковість, а відповідно високі апаратні затрати, проте можна досягти високої швидкодії.
Якщо складати пристрій на базі суматора, то необхідно організовувати складну структуру з керуючим автоматом. В цьому випадку матимемо не тільки високі апаратні витрати, а й невисоку швидкодію. Також нераціональним є розробка керуючого автомату для такої нескладної задачі[3].
Схема комбінаційного типу в даному випадку має ряд переваг:
– простота та прозорість реалізації;
– висока швидкодія пристрою;
– мінімальні апаратні затрати;
– мінімальна можливість збою при правильній реалізації.
Отже, найдоцільнішим варіантом вирішення поставленої задачі є розробка комбінаційного пристрою.
2. Розробка схеми електричної принципової
Оскільки вибрано комбінаційний спосіб побудови пристрою множення, постає задача побудови таблиці істинності пристрою(табл. 2.1). 2-розрядне число позначене А, а 3-розрядне В. Відповідно вихідна сукупність сигналів – С. Числа, записані після букви позначення, означають порядок розряду.
Таблиця 2.1 – Таблиця істинності
| Вхідні сигнали | Вихідні сигнали | ||||||||
| А2 | А1 | В4 | В2 | В1 | С16 | С8 | С4 | С2 | С1 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 |
| 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 |
| 1 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 |
| 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 |
| 1 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 |
| 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 |
| 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | 1 |
Наступною задачею в побудові схеми є мінімізація функцій розрядів вихідної змінної. Мінімізація проводиться згідно з табл. 2.1 за допомогою діаграм Вейча(рис. 2.1 – 2.5).
Рисунок 2.1 – Діаграма Вейча для функції С1
Рисунок 2.2 – Діаграма Вейча для функції С2
Рисунок 2.3 – Діаграма Вейча для функції С4
Рисунок 2.4 – Діаграма Вейча для функції С8
Рисунок 2.5 – Діаграма Вейча для функції С16
Відповідно до побудованих діаграм Вейча для функцій С записується їх аналітичний вигляд і приводяться до базису БМК.
; 
; 
; 
; 
Результуюча схема утворюється при реалізації даних функцій в базисі БМК1515. Схема електрична принципова наведена в додатках(Додаток Б)
3. Розрахунок швидкодії пристрою
Проектуючи принципові електричні схеми, слід приблизно оцінити середній сумарний час затримки на ланцюжку логічних елементів, не враховуючи паразитних ємностей.
Середній сумарний час затримки обчислюється за формулою:
Тсер = Т1 + Т2+ ... + Тn,
де Ті – середній час затримки поширення сигналу на і-му елементі.
Через розкид технологічних параметрів середній час затримки поширення сигналу може відрізнятися від обчислених даних, тому треба мати запас за цим параметром[4].