Устройство микропроцессорных систем (стр. 1 из 2)
ЗАДАЧА 1
1. Приведите логическую схему четырехразрядного регистра заданного типа (см.табл.1) на D– триггерах. Обозначьте входы и выходы.
2. Выберите из табл.1 микросхему регистра для заданного варианта.
2.1 Приведите условное графическое обозначение заданной микросхемы.
2.2 Укажите назначение всех выводов.
2.3 Укажите тип регистра.
2.4 Перечислите основные функции, выполняемые заданным регистром.
2.5 Определите разрядность регистра ( n ).
3. Укажите на рисунке п.2.1 сигналы, подаваемые на информационные входы регистра в режиме записи заданного двоичного числа ( см.табл.1 ) в параллельной форме.
4. Укажите номера и типы входов, на которые надо подавать управляющие сигналы в режиме параллельной записи.
5. Укажите на выходах ( рис.п.2.1 ) двоичное число, зафиксированное в регистре после выполнения сдвига вправо на 4 разряда. Постройте диаграмму сдвига. Укажите номер входа, на который поступают импульсы сдвига.
Таблица 1
| Номерварианта | Тип регистра | Тип микросхемы | Двоичное число |
| 3 | параллельный | К155ИР13 | 11101010 |
Рис.1 Логическая схема четырёхразрядного параллельного регистра выполненного на D – триггерах.
К155ИР13
Рис.2 Условное графическое обозначение микросхемы регистра типа К155ИР13.
1,23 – входы выбора режима (последовательный – параллельный ввод);
2 – вход информации при сдвиге вправо;
22 – вход информации при сдвиге влево;
3,5,7,9,15,17,19,21 – информационные входы;
4,6,8,10,14,16,18,20 – выходы;
11 – вход синхронизации;
12 – общий;
13 – вход сброса;
24 – Uп
К155ИР13 – комбинированная микросхема регистра; может быть использована в качестве параллельного или последовательного регистра, а также, как регистр левого и правого сдвигов.
Микросхема регистра анализируемого типа К155ИР13 способна производить следующие виды операций:
а) хранение восьмиразрядного двоичного числа; введённого параллельным или последовательным способом;
б) сдвиг хранимого в регистре восьмиразрядного двоичного числа на определённое количество разрядов влево и вправо.
Разрядность данного регистра определяется количеством информационных входов ( D0 – D7 ), в данном случае, К155ИР13 – восьмиразрядный регистр.
Режим параллельной записи двоичного числа обеспечивается возбуждением прямого статического входа S0 выбирающего параллельный режим ввода ( 1-й вывод микросхемы регистра ).
При подаче уровня логической единицы, стробирующего импульса, на прямой динамический вход синхронизации C микросхемы ( 11-й вывод ), триггеры установятся в состояние определённые действующим на входах D0 – D7 двоичным числом ( 1110101 ).
Строим диаграмму сдвига двоичного восьмиразрядного числа, вправо на четыре разряда.
Рис.3 Содержимое регистра в процессе выполнения последовательных сдвигов вправо на четыре разряда восьмиразрядного двоичного числа ( в скобках указаны номера выводов микросхемы ).
ЗАДАЧА 2
1. Приведите логическую схему суммирующего счётчика на асинхронных Т – триггерах с инверсными динамическими входами.
1.1 Постройте временную диаграмму работы данного счётчика.
2. Выберите из табл.2 микросхему счётчика для своего варианта.
2.1 Приведите условное графическое обозначение заданной микросхемы.
2.2 Укажите назначение всех выводов.
2.3 Объясните назначение данного счётчика.
3. Определите разрядность счётчика ( n ) и коэффициент пересчёта (N). Определите максимальное значение числа, которое может быть зафиксировано счётчиком в одном цикле, и запишите его двоичным кодом.
4. Укажите на рисунке п.2.1. сигналы, подаваемые на входы счетчика для предварительной записи двоичного кода, заданного в табл.2. Укажите номер входа, на который поступают импульсы, подлежащие счету в режиме сложения.
5. Выполните расчет и укажите на выходах (рис. П.2.1) двоичный код, зафиксированный в счетчике в режиме сложения после поступления заданного числа входных импульсов, если предварительно в нем был записан заданный двоичный код.
Данные приведены в табл.2.
Таблица 2
| Тип микросхемы | Двоичный код | Число входных импульсов |
| К531ИЕ15 | 1000 | 75 |
Рис.4.Логическая схема четырехразрядного суммирующего счетчика на асинхронных Т-триггерах типа JK с инверсными динамическими входами
Рис.5.Временная диаграмма работы счетчика, представленного на рисунке 4.
Рис.6 Условное графическое обозначение микросхемы счётчика типа К531ИЕ15.
1 – вход разрешения предварительной установки; 13 – вход сброса;
8 – вход счётный 1; 6 – вход счётный 2; 4 – вход разряда 1; 10 – вход разряда 2;
3 – вход разряда 3; 11 – вход разряда 4; 5 – выход разряда 1; 9 – выход разряда 2;
2 – выход разряда 3; 12 – выход разряда 4; 7 – общий; 14 – Un.
Микросхема К531ИЕ15 представляет собой четырёхразрядный двоичный счётчик с возможностью переустановки.
Поступление на вход микросхемы счётчика, рассматриваемого типа ( К531ИЕ15 ), очередного импульса ( уровня логической 1 ) вызывает увеличение, на одну единицу хранимого в счётчике четырёхразрядного двоичного числа. Таким образом, данное логическое устройство, осуществляет операцию суммирования предыдущего значения двоичного числа с единицей.
3.Разрядность счётчика ( n ) определяется количеством выходов разрядов, и в нашем случае: n=4
Коэффициент пересчёта определяем по формуле:
N=2
=2 
=16Максимальное значение числа, зафиксированное счётчиком в одном цикле:
N – 1 = 16 – 1 = 15
= 1111 
4.Входы ( С1 и С2 ), на которые подаются тактовые импульсы, инверсные динамические.
5. Так как представленный, в нашем случае, счётчик – четырёхразрядный, то, следовательно при суммировании поступающих на вход микросхемы 75 импульсов с хранимым в триггерах этого счётчика двоичного числа 1000 (2), на выходах микросхемы (Q1 ÷ Q4 ) зафиксируется следующее двоичное число:
Дано: N = 16
M = 75
A= 1000;
Двоичный код = ?
5.1 Определим, сколько импульсов предварительно просчитал счётчик, зафиксировав исходный код 1000:
А = 1000(2) = 8(10)
5.2Определим общее число импульсов, поступивших в счётчик :
8 + 75 = 83
5.3 Чтобы зафиксировать число 83, счётчик просчитает 5 полных циклов и в последнем цикле зафиксирует остаток :
83 – К × 16 = 83 – 5 × 16 = 3(10) = 0011(2)
Остаток – число 3 двоичным кодом 0011 будет зафиксирован на выходах счётчика.
ЗАДАЧА 3
1. Выберите из таблицы данных микросхему запоминающего устройства (ЗУ):
1.1 Приведите условное графическое микросхемы.
1.2 Определите, к какому типу ЗУ она относится.
1.3 Объясните назначение заданной микросхемы и укажите режимы ее работы.
1.4 Укажите назначение всех выводов микросхемы.
2. Определите организацию памяти данной микросхемы.
3. Выполните расчёт информационной ёмкости (М).
4. Определите и укажите ( на рис.п.1.1 ) значение логических сигналов, подаваемых на входы микросхемы ЗУ для обеспечения заданного режима работы.
5. Запишите адрес ячейки памяти, к которой происходит обращение в десятичной и шестнадцатеричной системах счисления.
Таблица 3
| ТипМикросхемы | Режимработы | Адрес ячейкипамяти |
| К176РУ2 | Запись 0 | 11010011 |
1.1
Рис.7 Условное графическое обозначение микросхемы ОЗУ, типа К176РУ2.
Рис.8 Функциональная схема ОЗУ К176РУ2 емкостью 256 бит.
1.2 Микросхема ЗУ, типа К176РУ2, относится к оперативным запоминающим устройствам ( ОЗУ ) статического типа.Для выбора 256 ячеек необходимы восемь адресных входов. Они разделены на две четверки, каждая из которые управляет дешифратором на 16 положений. При любой комбинации сигналов A1-A8 единичные значения сигналов на шине строки и шине столбца окажутся только у одного элемента памяти. Только этот элемент будет воспринимать управляющие сигналы, идущие по общим шинам: выбор микросхемы CS (Chip Select), разрядная шина 1, разрядная шина 0. Анализ логической структуры блока местного управления (три элемента И) позволяет составить таблицу режимов работы этого ОЗ
Таблица 4
| CS | R / W | Функция |
| 0 | 1 | Запись в выбранную ячейку |
| 0 | 0 | Считывание из выбранной ячейки |
| 1 | 0 | Хранение информации |
| 1 | 1 | Хранение информации |
1.3 Оперативное запоминающее устройство используется в условиях, когда необходимо выбирать и обновлять хранимую информацию в высоком темпе работы цифрового устройства. В виду этого, в ОЗУ предусматриваются режимы чтения хранимых слов и записи новых слов с высоким быстродействием.
В цифровых устройствах ОЗУ используется для хранения данных, а также исходных, промежуточных и конечных результатов обработки данных.
1.4 Выводы 1,2,3,6,7,9,10,11 (А0 ÷ А7)- адресные входы; 14(D1)- вход данных;
14 (D1)- вход данных;
15 (WR/RD)- комбинационный вход;для подачи сигнала записи (прямой статический )/ для подачи сигнала считывания ( инверсный статически )