Мбайтах. Сигнал MEMW* вырыбатывается основной платой и идет от сигнала MWTC*;
следовательно, при этом сигнал MWTC* задерживается на 10 или менее нсек.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Когда плата расширения является задатчиком шины, она может только начинать цикл
шины, разрешая MWTC*; MEMW* разрешается основной платой, если производится
доступ к первым 1 Мбайтам адресного пространства памяти.
Когда плата расширения разрешает линию MEMREF*, она должна установить три
состояния на линии MWTC*.
IORC* [8] [8/16]
Команда считывания с внешнего устройства (IORC) разрешается задатчиком шины для
запроса выбираемого ресурса внешнего устройства, запускающего шину передачи
данных с содержанием, определяемым адресом А<15...00>.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Когда плата расширения разрешает линию MEMREF*, она должна установить линию
IORC* в третье состояние.
IOWC* [8] [8/16]
Команда записи во внешнее устройство (IOWC*) разрешается, когда задатчик шины
запускает шину передачи данных для внешнего устройства с адресом, определяемым A
<15...0>.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Когла плата расширения разрешает линию MEMREF*, она должна установить линию
IOWC* в третье состояние.
MCS16* [8/16]
"Выборка 16 бит из памяти" разрешается выбираемым ресурсом памяти, чтобы
показать задатчику шины, что можно выполнять цикл обращения 16 битов. Если эта
линия не разрешена, то может выполняться цикл обращения 8 битов. Выбранный
ресурс генерирует MCS16* на основе декодирования LA <23...17>.
ПРИМЕЧАНИЕ
Контроллер DMA и контроллер регенерации будут игнорировать MCS16* во время
передачи DMA и циклов регенерации, соответственно.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Когда плата расширения находится в режиме обращения к памяти, она должна
разрешить линию MCS16* при емкости памяти на плате 16 битов.
Когда плата расширения находится в режиме задатчика шины, A <15...0> может
содержать величину, которая может случайно совпасть с величиной, при
декодировании которой разрешается IOCS16*; она должна игнорировать этот сигнал
во время операций ЗУ.
IOCS16* [8/16]
"Цикл выборки 16 битов из внешнего устройства" разрешается выбираемым ресурсом
внешнего устройства 16 битов для указания задатчику шины, что может выполняться
цикл обращения 16 битов. Если эта линия не разрешена, то может выполняться
только цикл обращения 8 битов. Выбранный ресурс генерирует IOCS16* на основе
декодирования A <15...0>.
ПРИМЕЧАНИЕ
Контроллеры DMA и регенерации будут игнорировать IOCS16* во время передачи DMA и
циклов регенерации, соответственно.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Когда плата расширения находится в режиме обращения к памяти или внешнему
устройству, она должна разрешить эту линию, если память на плате имеет емкость
данных 16 битов. Когда плата расширения находится в режиме задатчика шины, LA
<23...17> может иметь величину, которую можно случайно декодировать в величину,
которая разрешает MCS16*; она должна игнорировать этот сигнал во время операций
внешнего устройства.
IOCHRDY [8] [8/16]
"Готовность канала ввода/вывода" - асинхронный сигнал, вырабатываемый выбираемым
ресурсом. Он запрещается, чтобы заставить задатчика шины удлинить цикл шины,
вводя целое число состояний ожидания. Когда задатчик шины - главный CPU или
плата расширения, каждое состояние ожидания представляет собой половину периода
шины ISA INTEL SYSCLK, или 62,5 нс для скорости синхронизации 8 МГц. Когда
задатчиком шины является контроллер DMA, каждое состояние ожидания представляет
собой один период шины ISA INTEL SYSCLK, или 125 нс для скорости синхронизации 8
МГц.
ПРИМЕЧАНИЕ
Во время передач ПДП устройство ввода/вывода не управляет этой линией, потому
что разрешение DRQ* устройством ввода вывода дается только когда могут
приниматься или выдаваться действительные данные. Только ресурс памяти,
используемый при передаче ПДП, может разрешать этот сигнал.
ВНИМАНИЕ!
IOCHRDY не должно запрещаться более чем на 15 мксек, иначе будуд пропущены циклы
регенерации, и может произойти ошибка в данных динамического ОЗУ.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Когда плата расширения является владельцем шины, она должна принять с выбранного
ресурса IOCHRDY. Когда она находится в других режимах, она должна запустить этот
сигнал, когда готова завершить цикл.
ВНИМАНИЕ!
Некоторые платы расширения,когда являются владельцами шины, игнорируют сигнал
IOCHRDY и выполняют цикл обращения к памяти 8 или 16 бит нормального типа. Любая
плата расширения, которая возвращает сигнал IOCHRDY, должна определить, является
ли текущий владелец шины платой расширения, которая поддерживает эту функциюи,
таким образом, позволяет удлиннение цикла.
SRDY* [8] [8/16]
Состояние ожидания 0 - единственная линия синхронных сигналов на шине INTEL ISA.
Она разрешается выбранным ресурсом для запрашивающего главного ЦП или платы
расширения, которые завершат текущий цикл без состояний дальнейшего ожидания.
ПРИМЕЧАНИЕ
Даже если эта линия подведена к местам [8], она не используется. Она может быть
использована только при обращении к ресурсам памяти емкостью 16 бит,
установленным в месте [8/16], когда главный ЦП или плата расширения являются
владельцами шины. Этот сигнал игнорируется во время доступа к устройству
ввода/вывода или когда контроллер ПДП или регенерации управляет шиной.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Когда плвта расширения является владельцем шины, она должна принять SRDY* из
выбранного ресурса для того, чтобы выполнить цикл обращения с 0 состоянием
ожидания. Когда она находится в режиме обращения к памяти, она должна запускать
этот сигнал, когда она может обеспечить цикл обращения с 0 состоянием ожидания.
ВНИМАНИЕ!
Когда некоторые платы расширения являются владельцами шины, они игнорируют
сигнал SRDY* и работают, как в цикле обращения к памяти 8 или 16 бит нормального
типа или типа готовности.
MEMREF* [8] [8/16]
MEMREF* разрешается для указания цикла регенерации динамического ОЗУ. Этот
сигнал разрешается контроллером регенерации, когда он будет владельцем шины.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Когда плата расширения является владельцем шины, она может разрешить эту линию
для запроса цикла регенерации. Цикл регенерации будет выполняться контроллером
регенерации во время запроса даже если контроллер не является владельцем шины.
7.1.3. ГРУППА ЦЕНТРАЛЬНЫХ УПРАВЛЯЮЩИХ СИГНАЛОВ
Группа центральных управляющих сигналов состоит из специальных временных,
управляющих сигналов и сигнала ошибки. Функция этих сигналов описана ниже.
SECMAST* [8/16]
Эта линия сигнала может запускаться только платой расширения, которой было
гарантировано владение шиной.
ВНИМАНИЕ!
Если SECMAST* разрешается более чем на 15 мксек, плата расширения должна
инициировать циклы регенерации, разрешая линию MEMREF*.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
SECMAST* разрешается платой расширения для того, чтобы стать владельцем шины
после приема соответствующего DACK* из контроллера ПДП. После разрешения
SECMAST* плата расширения должна ждать по крайней мере один период SYSCLK до
запуска сигналов группы адреса и данных, и по крайней мере два периода до
запуска группы сигналов управления циклом.
IOCHCK* [8] [8/16]
"Проверка канала ввода/вывода" может разрешаться любым ресурсом для сигнализации
об ошибке, которую невозможно скорректировать, такой как ошибка паритета памяти.
Она должна разрешаться по меньшей мере на 15 нсек. Если шиной владеет контроллер
ПДП или регенерации, то при возникновении этого сигнала, он будет запомнен
техническими средствами основной платы, но будет бездействовать до тех пор, пока
основной ЦП не станет владельцем шины.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Если плата расширения является владельцем шины, когда разрешается этот сигнал,
сигнал ошибки запоминают технические средства основной платы, но он будет
бездействовать до тех пор, пока основной ЦП не станет владельцем шины.
SYSCLK [8] [8/16]
"Системная синхронизация" имеет частоту 8 МГц и длительность рабочего цикла 50 %
и формируется основной платой. Длительность цикла шины прямо пропорциональна
периоду синхронизации но не синхронна с SYSCLK кроме цикла с 0 состоянием
ожидания.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Когда плата расширения является владельцем шины, она может использовать этот
синхроимпульс для определения длительности цикла. Но в этом цикле этим
синхроимпульсом синхронизирован только SRDY*, для синхронизации платы можно
использовать любой синхроимпульс.
84OSC [8] [8/16]
84OSC - синхросигнал, формируемый основной платой с частотой 14,3818 МГц +- 5
млн.** -1 (+- 71,909 Гц) и длительностью рабочего цикла 45-55 %. 84OSC не
синхронизируется с SYSCLK или с другим сигналом на шине INTEL ISA, поэтому его
нельзя использовать там, где требуется синхронизация на шине. Наличие этой
особой частоты свидетельствует об использовании кварца из цветной ТВ
промышленности. Синхросигнал делится на 12 в IBM PC и используется для таймера
8254. _
7.1.4. ГРУППА СИГНАЛОВ ПРЕРЫВАНИЯ
Эта группа состоит из ряда сигналов, которые могут использоваться ресурсом для
получения обслуживания по прерыванию от центрального ЦП.
ПРИМЕЧАНИЕ
Сигналы прерывания подключаются к контроллеру прерывания (INTEL 8259А). Он
доступен всем владельцам шины через адрес ввода/вывода, но для совместимости
программных средств только главный ЦП должен обслуживать контроллер прерывания.
IRQ <15,14,12,11,10> [8/16]
IRQ <09,07..03> [8]
Прерывание может запрашиваться ресурсом основной платы или платы расширения
путем разрешения линии IRQ. Линия должна оставаться разрешенной до тех пор, пока