прерывания. Ресурс должен использовать доступ владельца шины к памяти или
внешним устройствам для подтверждения прерывания.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Линии управления прерываниями подключаются ко всем местам и запускаются
триггером. Платы расширения должны разрешить выборку линии прерывания во время
установки, чтобы избежать конфликта с уже установленными платами или ресурсами
основной платы.
6.4 ОБМЕН (СВОПИНГ) ДАННЫМИ
Главный центральный процессор и плата расширения может выполнять циклы обращения
8 или 16 битов. Все обращения начинаются как 16-битовые циклы и могут
выполняться как 8- или 16-битовые. Цикл будет выполняться как 8-битовый, если
MCS16* или IOCS16* не разрешаются выбранным ресурсом.
Технические средства устройства обмена байтов постоянно находятся на основной
плате. Они используются для регулирования при несовпадении размера данных между
ресурсами. Несовпадение может возникнуть во время цикла обращения, как показано
на рис.6.4.1 и в таблице 6.4.1. Кроме того, оно может возникнуть во время циклов
передачи ПДП ( см. рис. 6.4.2 и таблицу 6.4.2).
Таблица 6.4.1 приводит байты, которыми обменивались во время цикла обращения.
Технические средства для обмена байтов позволяют владельцу шины длиной 16 бтов
выбирать ресурсы длины 8 битов. Операция обмена между старшими и младшими
байтами приведена в таблице 6.4.1. H>L обозначает линии старших байтов, идущих
на линии младших байтов от технических средств; H<L означает противоположное. HH
означает, что старший байт посылается между владельцем шины и выбранным ресурсом
без обмена.
Примечание к табл. 6.4.1.: Задатчик шины имеет размер данных 16 бит, но может
осуществлять 8-разрядный доступ.
7.0 ОПИСАНИЕ СИГНАЛОВ
Эта глава перечисляет и описывает семь групп сигналов, которые имеет шина ISA
INTEL. Подробно описывается функция каждого сигнала.
Каждая сигнальная группа имеет знак [8] или [8/16], который обозначает, что этот
особый сигнал имеется только в месте 8 битов или 8/16 битов соответственно.
7.1 СИГНАЛЬНЫЕ ГРУППЫ
Шина ISA INTEL имеет семь групп сигналов: адрес, данные, управление циклом,
центральное управление, прерывание, прямой доступ к памяти (DMA) и питания.
Обозначение направления входа и выхода для каждого сигнала определяется
относительно задатчика шины.
7.1.1 ГРУППА СИГНАЛОВ АДРЕСА
Группа сигналов адреса состоит из сигналов, управляемых задатчиком шины, для
определения адреса данных.
А <19...0> [8] [8/16]
Сигналы адреса защелкиваются выходами, управляемыми задатчиком шины. При доступе
к адресному пространству памяти они представляют самые младшие 20 адресных бита
и определяют адресное пространство 1 Мбайт. Когда выбирается адресное
пространство внешнего устройства, А <15...0> содержит достоверный адрес и A
<19...16> не определяются.
Во время циклов регенерации A <07...00> содержит достоверный адрес, A <19...08>
не определяются и должны устанавливаться в третье состояние всеми ресурсами,
которые могут ими управлять.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТЫ РАСШИРЕНИЯ
Плата расширения должна быть задатчиком шины для разрешения линии MEMREF*. Когда
она разрешена, линии адресов управляются от контроллера регенерации; они должны
быть на плате расширения в третьем состоянии.
LA <23...17> [8/16]
Незащелкнутые адресные сигналы возбуждаются задатчиком шины. Когда главный
центральный процессор становится задатчиком шины, линии LA - достоверные при
наличии BUSALE, но недостоверные для всего цикла. Когда контроллер прямого
доступа к памяти (DMA) является задатчиком шины, линии LA должны быть
достоверными до MRDC* или MWTC* и остаются достоверными весь цикл. При доступе к
адресному пространству памяти они представляют семь самых старших адресных
битов. При доступе к адресному пространству внешних устройств (IO) или во время
циклов регенерации эти линии переходят в логический 0.
Во время циклов регенерации линии незащелкнутых адресов не определяются и должны
устанавливаться в третье состояние всеми ресурсами, которые могут ими управлять.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТЫ РАСШИРЕНИЯ
Когда плата расширения является задатчиком шины, эти линии должны быть
достоверными перед MRDC* или MWTC* и оставаться достоверными весь цикл.
Плата расширения должна быть задатчиком шины для разрешения линии MEMREF*. Когда
плата расширения разрешает линию MEMREF*, адлесные линии возбуждаются
контроллером регенерации; они должны устанавливаться платой расширения в третье
состояние.
SBHE* [8/16]
" Разрешение старшего байта системной шины" разрешается главным CPU для того,
чтобы показать, что данные передаются на линиях D <15...8> SBHE* и АО
используются для определения байтов, которые должны передаваться по шине, как
показано на рис.6.4 и в таблице 6.4.
SBHE* не запускается, когда контроллер регенерации является задатчиком шины, так
как не происходит обмена данными; реальные данные не считываются.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТЫ РАСШИРЕНИЯ
Когда плата расширения является задатчиком шины, SBHE* применяется таким же
образом, что и при использовани главным центральным процессором. Сигнал SBHE*
устанавливается в третье состояние, когда разрешается линия MEMREF* платой
расширения, являющейся задатчиком шины.
BUSALE [8] [8/16]
"Разрешение запоминания адреса шины" является стробом адреса, возбуждаемым
главным центральным процессором, чтобы показать, когда LA <23...17> достоверны и
могут защелкиваться. Он также показывает, когда SBНE* и A <19...0> - достоверны.
Когда контроллер DMA - задатчик шины, BUSALE устанавливается в логическую 1
основной платой, так как LA <23...17> и A <19...0> достоверны до того, как будут
разрешены командные линии. Когда задатчик шины - контроллер регенерации,
основная плата устанавливает линию BUSALE в логическую 1, так как SA <19...0> -
достоверны до того, как будут разрешены линии MRDC* и MEMR*.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Когда плата расширения является задатчиком шины, BUSALE устанавливается в
логическую 1 основной платой на все время, что она будет задатчиком шины. Таким
образом, LA <23...17> и A <19...0> должны быть достоверными до того, как плата
расширения разрешит командные линии.
Когда задатчик шины - главный центральный процессор и он обращается к плате
расширения, LA <23...19> достоверны только короткое время; BUSALE применяется
платой расширения для защелкивания адреса. Когда какой-нибудь ресурс, исключая
главный центральный процессор, является задатчиком шины, линия BUSALE остается
разрешенной. Предлагаемая конструкция схемы входного адреса для платы расширения
для приспосабливания к обеим ситуациям, показана на рис.7.1.1.
AEN [8] [8/16]
"Разрешение адреса" разрешается, когда контроллер DMA является задатчиком шины,
показывая, что идет передача DMA. Разрешение линии AEN указывает ресурсам
внешних устройств не обращать внимания на адресные линии, которые содержат адрес
памяти во время передач DMA.
Эта линия запрещается контроллером DMA, когда главный CPU или контроллер
регенерации являются задатчиками шины.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Если плата расширения разрешает линию SECMAST*, то AEN запрещается контроллером
DMA, чтобы позволить доступ к адресному пространству устройств ввода/вывода.
D <07...00> [8] [8/16]
D <15...08> [8/16]
D15 - самый старший бит, а D0 - самый младший бит. Все 8-битовые ресурсы могут
подключаться только к линиям самых младших 8-битовых данных, D <07...00>. Для
обеспечения связи между задатчиками 16-битовой шины и 8-битовыми ресурсами обмен
данных обеспечивается схемой устройства для обмена байтами на основной плате.
Рис.6.4 и таблица 6.4 показывает функцию обмена байтами.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Когда линия MEMREF* разрешается платой расширения, линии данных должны
устанавливаться в третье состояние платой расширения, потому что во время цикла
регенерации реальные данные не передаются.
7.1.2 ГРУППА СИГНАЛОВ УПРАВЛЕНИЯ ЦИКЛОМ
Эта группа сигналов управляет длительностью и типом циклов. Она состоит из шести
сигналов команд, двух сигналов готовности и трех сигналов, определяющих
длительность и тип цикла.
Сигналы команды определяют адресное пространство ( память или внешнее
устройство) и направление передачи данных ( чтение или запись ). Сигналы
готовности видоизменяют ширину импульсов, то удлиняя, то укорачивая
синхронизацию цикла по умолчанию.
MRDC* [8/16]
MEMR* [8] [8/16]
Команда чтения памяти (MRDC*) разрешается задатчиком шины для запроса ресурса
памяти, запускающего информационную шину с содержанием ячейки памяти,
определяемой LA <23...17>, A<19...00>. Команда чтения памяти системы (MEMR*)
идентична по функции MRDC* кроме того, что она устанавливается только тогда,
когда адрес памяти находится в первых 1 Мбайтах. Сигнал MEMR* вырабатывается
основной платой и происходит от сигнала MRDC*; таким образом, он представляет
собой задерженный сигнал MRDC* на 10 или меньше нсек.
ОСНОВЫ ПРОЕКТИРОВАНИЯ ПЛАТ РАСШИРЕНИЯ
Когда плата расширения - задатчик шины, она может только начинать цикл шины,
разрешая MRDC*; MEMR* разрешается основной платой, если происходит доступ к
первым 1 Мбайтам адресного пространства памяти.
Когда плата расширения разрешает линию MEMREF* , она должна устанавливать три
состояния на линии MRDC*, так как эту линию должен будет разрешить контроллер
регенерации.
MWTC* [8/16]
MTMW* [8] [8/16]
Команда записи в память (MWTC*) разрешается, когда задатчик шины возбуждает шину
передачи данных с ячейкой адреса памяти для данных, определяемой LA <23...17> и
A <19...0>. "Запись в память системы" (MEMW*) идентична по функции MWTC*, кроме
того, что она устанавливается только, когда адрес памяти находится в первых 1