Программы > pcad 2002 > Symbol Editor. По команде Options > Configure (стр. 9 из 17)
· в редакторе Schematic подключить библиотеки: NazaLib и MountLib.
· командой Library > Query запустить мастер поиска.
· проверить установку флажков против имен обеих библиотек в поле Open Libraries.
· щелкнуть LB на кнопках Clear ALL и Set ALL – получена ТЗА вида табл.18.
· щелкнуть LB на имени ComponentLibrary и далее на появившейся кнопке «¯» и на строке PatternName – на 2-е место будущей ТОК поставлен столбец PatternName.
· щелкнуть LB на имени ComponentType, на кнопке «¯» и на строке ComponentLibrary – на третье место будущей ТОК поставлен столбец ComponentLibrary.
· отключить остальные критерии, дважды щелкнув LB против них в столбце Show ТЗА
· сформировать запрос в виде шаблонов N* и K* (в табл.18) – ТЗА построена.
· реализовать запрос, щелкнув LB на кнопке Query – на экран будет выдана ТОК в виде, приведенном в табл.19.
Таблица 18 Таблица 19
 |  |
25. Перенос проекта Э3 в проект на ПП ¯ ®
1. В редакторе PCB открыть файл ShablonPCB и установить сетку = 10 мм.
2. Командой Library > Setup > Add из каталога проекта подключить библиотеку Test
3. Командой Utils > Load Netlist… из каталога проекта загрузить список соединений test.net, установив поле Netlist Format = P–CAD ASCII – на экране появятся все ЭРЭ
4. Назначить клавиши Ctrl+L (Ctrl+H) для высвечивания (гашения) связей этапами:
· после Macro>Record в окне Macro Recorder ввести имя LightNets и щелкнуть LB на кнопке OK – будет показана панель создания макроса;
· после Edit >Select >Edit >Nets >Set All >Show >Close закрыть макрос, щелкнув LB на левой кнопке панели макроса, – панель исчезнет, а макрос будет добавлен в библиотеку макросов (аналогично вести макрос гашения связей HideNets)
· командой Options>Preferences>Macros назначить «горячие клавиши» для сформированных макросов.
5. Командой Select >Edit >Nets >Set All >Show Only On Drag >Close установить режим показа связей, появляющихся только при перемещении элемента по плате.
6. Скрыть изображение типов и номиналов ЭРЭ: после Edit>Select заключить в окно все ЭРЭ, щелкнуть RB и, выбрав строку Properties, погасить флажки Type и Value.
7. После File >Save As сохранить файл как Test.PCB, ( Тип файла = Binary Files).
26. Ввод базовой конструкции ПП ¯ ®
1. В редакторе PCB открыть файл Test, установить сетку = 5 мм и подключить библиотеку Holes командой Library >Setup.
2. Ввести размеры базовой ПП = 5 ´ 4 мм этапами:.
· после Options >Layers дважды щелкнуть LB на слое Board – он станет текущим;
· после Place>Line установить ширину линии 0,2 мм и щелкнуть LB в точках: 110/60, 160/60, 160/100, 110/100, 110/60, – щелкнуть RB, – контур построен.
3. Установить на ПП монтажные отверстия N6p0-2p7C этапами:
· после Place >Component в окне Library выбрать библиотеку Holes и дважды щелкнуть LB на имени отверстия N6p0-2p7C – отверстие будет выбрано из библиотеки;
· щелкнуть LB в точках: 115/65 , 155/65 , щелкнуть RB.
4. Сохранить проект командой File >Save As как test–k
27. Ручное размещение проекта ¯ ®
1. Командой Options >Grids установить сетку чертежа = 1.25 мм и выполнить ручную расстановку ЭРЭ на плате. Например, VT1 ставится на ПП этапами:
· по команде Edit >Select щелкнуть LB в центре элемента VT1;
· нажать LB и отпустить LB в точке 130/85 , – щелкнуть клавишей «R»;
· аналогично перенести остальные ЭРЭ в точки, указанные в табл.20;
2. Сохранить файл командой File >Save >Save As как Test–R.
| Координаты | ЭРЭ | Координаты | ЭРЭ | Координаты | ||||
| X | Y | X | Y | X | Y | |||
| VD1 | 115 | 76.25 | C1 | 125 | 63.75 | R1 | 135 | 85 (RRR) |
| DD2 | 115 | 90 | L1 | 155 | 70 {R} | C2 | 125 | 70 |
| R2 | 140 | 65 | DD1 | 140 | 90 | R3 | 151.25 | 75 {R} |
| VT1 | 130 | 85(R) | X1 | 127,5 | 97,5 | |||
28. Ручная трассировка проекта ¯ ®
1. В редакторе PCB загрузить проект TEST–R.PCB.
2. Объединим цепи питания – в класс PWR, для чего: после Option >Net Classes – установить: Class Name = PWR, щелкнуть LB на кнопке ADD и в окне Unassigned Nets дважды щелкнуть LB на +5B и GND и кнопке Close – класс PWR построен.
3. Аналогично построить класс SIG на базе остальных цепей из окна Unassigned Nets.
4. Для класса PWR ввести значения ширины проводников = 0.7 мм, для чего: щелкнуть LB на кнопках: Option>Net Classes>PWR>Edit>ADD> Net >Width и, установив поле «Value» = 0.7, щелкнуть LB на кнопках OK> OK >Close – атрибут будет добавлен в таблицу атрибутов цепей.
5. Аналогично ввести ширину проводников сигнальных цепей, равную 0.3 мм.
6. Выполнить подготовительные операции для «ручной» трассировки ПП этапами:
· после Option >Grids установить шаг сетки трассировки = 1.25 мм;
· после Option>ViaStyle сформировать стиль переходного отверстия (ПО) V1p4_0p8C и сделать его текущим (команда аналогична Option>Pad Style – раздел 4);
· включить панель инструментов трассировки командой View > Route Toolbar.
7. Ввести топологические зазоры, для чего после: Option >Design Rules >Design, щелкая клавишей Delete, очистить окно Place Attribute и нажать кнопку OK. Далее ввести первый зазор (LineToLineClearance – зазор между проводниками) этапами:
· по команде Option >Design Rules >Design >ADD в окне «Place Attribute» последовательно щелкнуть LB на строках: Clearance и LineToLineClearance;
· в окне «Value» ввести значение зазора 0.3 и щелкнуть LB на кнопке OK;
· такие же зазоры ввести для категорий: ViaToPadClearance – между ПО и КП, ViaToLineClearance – между ПО и проводником, PadToLineClearance – между КП и проводником, LineToLineClearance – между проводниками, ViaToViaClearance – между ПО и ПО, PadToPadClearance – между КП и КП.
8. Разрешить выбор всех направлений ведения ручной трассы: по команде Option > Configure>Router… установить флажки во всех строках поля Orthogonal Mode.
9. По команде Option >Online DRC… установить флажки во всех полях, в результате чего: 1) все ошибки будут вывялятся, и 2) сообщения об ошибках (Report Options) будут появляться вплоть до полного их устранения.
10. Установить порядок проверки зазоров этапами:
· после Utils >DRC… установить все флажки в поле Report Options;
· перевести нарушения зазоров из разряда предупреждений в разряд ошибок, для чего: а) щелкнуть LB на кнопке Severity Levels; б) в колонке Rule щелкнуть LB на строке Clearance; в) в поле Severity Levels щелкнуть LB на Error и на на кнопке ОК;
· перевести нарушения Unconnected Pins – не окрашенные контакты из разряда ошибок в разряд предупреждений, для чего: а) щелкнуть LB на кнопке Severity Levels; б) в колонке Rule щелкнуть LB на строке Unconnected Pins; в) в поле Severity Levels щелкнуть LB на слове Warning и на на кнопке ОК;
· в поле «Design Rule Checks» установить все флажки, кроме первого и последнего, и щелкнуть LB на кнопке ОК (стр 456 - Уваров);
· ограничить область DRC размерами ПП: после Region > Define Region нажать LB около точки 105/105 и отпустить LB около 170/50, далее щелкнуть RB и щелкнуть LB на кнопках «Да» и ОК – будет выполнен DRC и сохранены введенные правила;
· включить DRC, щелкнув LB на кнопке DRC панели инструментов Command Toolbar.
11. Снова сохранить файл в папке проекта под именем TEST–R.
12. Построить трассу А1 между выводом 1 элемента С1 и выводом 6 – DD1 этапами:
· после Select>Edit>Nets>SetAll>Hide>A1>Show >Close - цепь А1 будет выделена на экране синим цветом;
· после Route>Manual клавишей «О» установить режим проведения ортогональных трасс: контроль исполнения – в правом углу строки состояния (Ortho=90);
· щелкнуть LB в точке 132,5/63,75 – цвет цепи А1 станет белым;
· переместить курсор в точку 137,5/63,75 и щелкнуть LB – будет построен отрезок проводника в слое TOP;
· нажать клавишу «L» – слой BOTTOM станет текущим, щелкнуть LB в точке 137,5/77,5 – будет сформировано ПО и построен 2-й проводник (в слое Bottom);
· нажать клавишу «L» – текущим станет слой TOP, щелкнуть LB и RB в точке 140/77,5 – требуемый участок построен.