Методические указания по выполнению лабораторных работ для студентов высших учебных заведений по специальности 230101. 65 «Вычислительные машины, системы, комплексы и сети» (стр. 6 из 11)
Рис. 3.7 JK-триггер
| C | S | R | Qt+1 |
| 0 | 0 | 0 | Qt |
| 0 | 0 | 1 | Qt |
| 0 | 1 | 0 | Qt |
| 0 | 1 | 1 | Qt |
| 1 | 0 | 0 | Qt |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | - |
Рис. 3.8 RS-триггер
| C | D | Qt+1 |
| 0 | 0 | Qt |
| 0 | 1 | Qt |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Рис. 3.9 D-триггер
| C | T | Qt+1 |
| 1 | 0 | Qt |
| 1 | 1 | ùQt |
| 0 | 0 | Qt |
| 0 | 1 | Qt |
Рис. 3.10 T-триггер
Элементы операционных устройств. Мультиплексоры. Сумматоры
Цель работы: изучение принципов построения мультиплексоров и сумматоров; синтез блоков операционных устройств.
4.1 Общая часть
Процессоры любых ЭВМ включают в себя операционное и управляющее устройства. Операционное устройство предназначено для обработки операндов и команд, управляющее - для управления вычислительным процессом, состоящим в выборке команд из памяти, дешифрации и преобразовании их в управляющие и синхронизирующие сигналы, координирующие работу всех узлов ЭВМ.
В операционное устройство входят следующие узлы (рис. 4.1):
- операционные блоки, предназначенные для непосредственного исполнения микроопераций преобразования информации, поступающей на их входы;
- группы регистров, предназначенных для приёма и хранения информации, над которой производятся действия в операционных блоках;
Рис. 4.1 Структура типового операционного устройства
- блок формирования состояний, предназначенный для формирования арифметико-логических условий перехода, используемых в микропрограммном устройстве управления для изменения последовательности выборки микрокоманд.
Как видно из рисунка 4.1, важное место в структуре операционного устройства занимают мультиплексоры - узлы, предназначенные для коммутации логических сигналов, поступающих на АЛУ с других блоков.
Распространено использование мультиплексоров для реализации операций арифметического и логического сдвигов.
4.2 Мультиплексоры
Мультиплексор - устройство, сигнал на выходе которого определяется сигналом на одном из информационных входов заданным адресным кодом.
Наглядным примером мультиплексора является элемент К155 ЛРЗ. Очевидно, что адресный код в данном случае должен быть вида "один-из-четырёх" (рис. 4.2).
Рис. 4.3 Схема мультиплексора
4.3 Сумматоры
Основным узлом АЛУ, входящего в состав операционного устройства, является сумматор - логический элемент, реализующий алгебраическое сложение двух чисел.
При сложении двух чисел независимо от системы счисления в каждом разряде производится сложение трёх цифр: цифры данного разряда первого слагаемого, цифры данного разряда второго слагаемого и цифры (1 или 0) переноса из соседнего младшего разряда. В результате сложения для каждого разряда получаются цифры суммы для этого разряда и цифры (1 или 0) переноса в следующий старший разряд.
Рассмотрим операцию сложения для одного какого-нибудь разряда складываемых чисел в двоичной системе счисления. В зависимости от значений складываемых цифр и наличия или отсутствия единицы переноса из предыдущего разряда результат сложения будет различным. В табл. 4.1 приведены восемь возможных вариантов, возникающих при сложении двух двоичных чисел.
| Таблица 4.1 | ||||
| Цифра переноса из предыдущего разряда, pi | Первое слагаемое, Xi | Второе слагаемое, Yi | Сумма, Si | Цифра переноса в старший разряд, pi +1 |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
По приведённой таблице можно составить булевы функции для описания одноразрядного сумматора - устройства, вырабатывающего на выходе сигналы суммы и переноса из предыдущего разряда.
Преобразуя выражения для цифры суммы цифры переноса с помощью правил булевой алгебры, можно получать различные соотношения для построения схем полных сумматоров на базе различных элементов.
Поскольку на практике приходится суммировать более чем одноразрядные числа, практический интерес представляют способы построения многоразрядных сумматоров.
Наиболее просто можно осуществить построение параллельных сумматоров, число которых равно числу разрядов слагаемых, путём соединения выхода, на котором фиксируется сигнал переноса данного разряда (рис. 4.5).
Рис. 4.5 Одноразрядный сумматор К155ИМ1
В сумматорах этого типа, называемых сумматорами с поразрядным последовательным переносом, перенос распространяется последовательно от разряда к разряду по мере образования цифры суммы в каждом отдельном разряде. При наиболее неблагоприятных условиях для распространения переноса будет иметь место "пробег" единицы переноса через весь сумматор от самого младшего к самому старшему разряду, поэтому время суммирования двух чисел с момента одновременной подачи слагаемых на входы такого сумматора определяется следующей формулой:
t∑=ts +n∙tp ,
где ts - время формирования сигнала суммы в одном разряде;
tp - время задержки сигнала переноса в одном разряде;
n - число разрядов параллельного сумматора.
Из приведённой формулы видно, что повысить быстродействие можно двумя способами: во-первых, уменьшением времени задержки сигнала переноса в одноразрядном сумматоре; во-вторых, уменьшением влияния числа разрядов на время распространения переноса.
Микросхемы 155ИМ2 и 155ИМЗ представляют собой соответственно двух- и четырёхразрядные сумматоры, построенные на указанных принципах.
Столь широкое использование последовательного переноса с одной инверсией обусловлено простотой с точки зрения построения цепей распространения переноса.