Методические указания по выполнению лабораторных работ для студентов высших учебных заведений по специальности 230101. 65 «Вычислительные машины, системы, комплексы и сети» (стр. 4 из 11)
2.1.2 Задание на лабораторную работу
1. Построить и собрать на стенде схему двоично-десятичного дешифратора.
2. Заполнить перекодирующую таблицу 8421-ХХХХ, где ХХХХ-код.
3. Синтезировать преобразователь кодов из элементов, имеющихся на стенде.
4. Заполнить перекодирующую таблицу 8421-сегментный код.
5. Оформить отчёт, который должен содержать:
- схему двоично-десятичного шифратора,
- перекодирующую таблицу 8421-ХХХХ,
- схему преобразователи кодов в соответствии с вариантом, указанным в табл. 2.3,
| Таблица 2.3 | |||||
| Входной код 8421 | Вариант | ||||
| 1 | 2 | 3 | 4 | 5 | |
| Выходной код | 2421 | 5221 | Джонсона | Грея | 8421+3 |
- рисунок семисегментного индикатора с обозначением сегментов,
- перекодирующую таблицу 8421-сегментный код, взаимное соответствие различных цифр различных кодов указано в табл. 2.4.
| Таблица 2.4 | ||||||
| Десятичная цифра | Коды | |||||
| 8421 | 2421 | 5221 | Джонсона | Грея | 8421+3 | |
| 0 | 0000 | 0000 | 0000 | 00000 | 0010 | 0011 |
| 1 | 0001 | 0001 | 0001 | 00001 | 0110 | 0100 |
| 2 | 0010 | 0010 | 0010 | 00011 | 0111 | 0101 |
| 3 | 0011 | 0011 | 0011 | 00111 | 0101 | 0110 |
| 4 | 0100 | 0100 | 0110 | 01111 | 0100 | 0111 |
| 5 | 0101 | 1011 | 1000 | 11111 | 1100 | 1000 |
| 6 | 0110 | 1100 | 1001 | 11110 | 1101 | 1001 |
| 7 | 0111 | 1101 | 1010 | 11100 | 1111 | 1010 |
| 8 | 1000 | 1110 | 1011 | 11000 | 1110 | 1011 |
| 9 | 1001 | 1111 | 1110 | 10000 | 1010 | 1100 |
2.1.3 Вопросы для самостоятельной работы
1. Шифратор: назначение, принципы построения.
2. Дешифратор "один из N": назначение, принципы построения, работа микросхем К155 ИД1, К155 ИДЗ, К155 ИД4.
3. Семисегментный код, представление информации на семисегментных индикаторах.
4. Семисегментный дешифратор К155 ИД1, работа схемы.
5. Преобразователи кода на основе запоминающих устройств (ПЗУ).
6. Условные графические обозначения дешифраторов (УГО). Примеры схемных решений приведены на рис. 2.3; 2.4 и табл. 2.1; 2.2.
Последовательностные схемы. Триггеры, регистры.
Цель работы: изучение принципов построения интегральных триггеров; приобретение навыка синтеза триггеров, регистров и сдвигающих регистров.
Литература: /4/, с. 90-104; /6/, с. 124-186; /8/, с. 305-315.
3.1 Общая часть
Характерной особенностью последовательностных (многотактных) структур является зависимость состояния выходов не только от значений входных булевых переменных в данный момент времени, но и от внутренних состояний, определяемых тем, какие условия (последовательности) имели место в предшествующие моменты времени (номер такта).
Последовательностные структуры (логические автоматы с памятью), к числу которых относятся регистры, счётчики и другие системы цифровых устройств, обычно строятся на основе триггерных цепей с тем или иным законом функционирования.
Триггер является элементом, который может неограниченно долго находиться в одном из двух устойчивых состояний. Состояние триггера распознаётся по его выходному сигналу.
Логика работы определяется количеством входов и особенностями схемы. В зависимости от влияния, оказываемого на состояние триггера, его входы имеют следующие обозначения:
S - вход раздельной установки триггера в 1;
R - вход раздельной установки триггера в 0;
Т - счётный вход;
D - вход задержки;
J - вход для синхронизируемой установки в 1;
К - вход для синхронизируемой установки в 0;
С - вход синхронизации;
Y - вход разрешения.
Входы и выходы триггеров так же, как и других логических элементов, могут быть прямыми и инверсными, т.е. наличие сигнала определяется высоким или низким уровнем напряжений соответственно.
Часто в структуре триггера присутствуют элементы, реализующие функцию разностного преобразования. В таких случаях можно обеспечить переключение триггера по заранее определённому изменению входных переменных (т.е. по переходу из логического "О" в "1" или наоборот). С наибольшей эффективностью разностные преобразователи используются в цепях синхронизации. Синхровходы такого рода носят название динамических.
Триггер типа D имеет расширенную функциональную схему, представленную на рис. 3.1.
Триггер может работать в двух режимах: синхронном, при котором управление производится по входу D, и асинхронном - по R-S-входам.
Таблица переходов триггера в зависимости от сигнала на D-входе и синхроимпульса положительной полярности на входе С представлена в табл. 3.1.
| табл. 3.1 | ||
| C | D | Qt+1 |
| 0 | 0 | Qt |
| 0 | 1 | Qt |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Уровни сигналов для представления 0 и 1 те же, что и для логических элементов "И-НЕ", "И-ИЛИ-НЕ".
Триггер переключается по переднему фронту сигнала синхронизации. Для организации счётного режима необходимо инверсный выход триггера подсоединить к входу D (см. пунктир на рис. 3.1).
Триггер типа J-K имеет функциональную схему, представленную на рис. 3.2.
Триггер может работать в синхронном и асинхронном режимах. Таблица переходов J-K триггера приведена в таблице 3.2. J-K триггер по своей структуре является двухступенчатым. По переднему фронту положительного синхроимпульса переключается первая триггерная ступень, построенная на элементах Э3, Э4; по заднему фронту информация с первой ступени передаётся на вторую, оконечную триггерную ступень Э7, Э8. Можно сказать, что J-K триггер в синхронном режиме работает с задержкой на длительность синхроимпульса. По асинхронным R-S входам J-K триггер управляется аналогично асинхронным входам триггера D. При каскадировании однотипных триггеров получаются регистры, предназначенные для запоминания слов, а также для выполнения над словами некоторых логических преобразований.