2.3. МНОГОКАНАЛЬНАЯ СИСТЕМА СБОРА АНАЛОГОВОЙ ИНФОРМАЦИИ
Разработать на базе микропроцессорного комплекта КР580 комплекс из центрального и периферийного процессорных устройств, связанных интерфейсом INTERF. В качестве адаптеров интерфейса использовать БИС ADAPT с адресацией к ним, как к ADDR1. Выбор типа интерфейса, адаптера и способов адресации осуществляется по табл. 2.5. Остальные данные, необходимые для выполнения курсового проекта, приведены в табл. 2.6. Комплекс предназначен для считывания и запоминания информации в фиксированные ячейки ОЗУ центрального процессорного устройства с блока измерителя напряжений, содержащего N АЦП с адресацией к ним, как к ADDR2, лежащим в поле адресов периферийного процессора. Номера АЦП, подлежащие опросу в данный период времени, определяются программой, выполняемой в центральном процессорном устройстве, и передаются периферийной стороне. Период опроса любого АЦП составляет Т секунд и передается в блок измерителя из центрального процессорного устройства. Период опроса Т остается постоянным на все время опроса АЦП в данной конфигурации. Передаваемые значения Т лежат в пределах Т1-Т2 с точностью D. Процедура периодического опроса АЦП полностью организуется периферийным процессором. Опрос АЦП в данной конфигурации с периодом Т продолжается до поступления новых данных от центрального процессорного устройства. Периодичность обращения центрального процессорного устройства к периферийному – не менее 2 минут. В качестве времязадающего устройства использовать БИС таймера КР580ВИ53 с адресацией к ней, как к ADDR3, лежащей (лежащему) в поле адресов периферийного процессора.
Таблица 2.5 ( тема 3 )
| Вариант | INTERF | ADAPT | ADDR1 | ADDR2 | ADDR3 |
| 3.1 | Параллельный интерфейс | КР580ВВ55 | Внешнее устройство | Ячейка памяти | Внешнее устройство |
| 3.2 | Последовательный интерфейс | КР580ВВ51 | Внешнее устройство | Ячейка памяти | Ячейка памяти |
| 3.3 | Параллельный интерфейс | КР580ВВ55 | Ячейка памяти | Внешнее устройство | Внешнее устройство |
| 3.4 | Последовательный интерфейс | КР580ВВ51 | Ячейка памяти | Внешнее устройство | Ячейка памяти |
Таблица 2.6 ( тема 3 )
| Вариант | Тип АЦП | N | T1-T2 сек. | D сек. | |
| 3.1 | а б в | К1113ПВ1 (10 разр.) К572ПВ3 (8 разр.) К572ПВ1 (12 разр.) | 5 6 7 | 1.7 – 12.3 1.0 – 10.2 2.2 – 17.6 | 0.10 0.01 0.20 |
| 3.2 | а б в | К1113ПВ1 (10 разр.) К572ПВ3 (8 разр.) К572ПВ1 (12 разр.) | 5 6 7 | 1.7 – 12.3 1.0 – 10.2 2.2 – 17.6 | 0.10 0.01 0.20 |
| 3.3 | а б в | К1113ПВ1 (10 разр.) К572ПВ3 (8 разр.) К572ПВ1 (12 разр.) | 7 9 5 | 1.4 – 13.7 1.2 – 12.8 2.7 – 18.9 | 0.10 0.01 0.20 |
| 3.4 | а б в | К1113ПВ1 (10 разр.) К572ПВ3 (8 разр.) К572ПВ1 (12 разр.) | 7 9 5 | 1.4 – 13.7 1.2 – 12.8 2.7 – 18.9 | 0.10 0.01 0.20 |
2.4. МНОГОКАНАЛЬНАЯ СИСТЕМА ФОРМИРОВАНИЯ АНАЛОГОВЫХ СИГНАЛОВ
Разработать на базе микропроцессорного комплекта КР580 комплекс из центрального и периферийного процессорных устройств, связанных интерфейсом INTERF. В качестве адаптеров интерфейса использовать БИС ADAPT с адресацией к ним, как к ADDR1. Выбор типа интерфейса, адаптера и способов адресации осуществляется по табл. 2.7. Остальные данные, необходимые для выполнения курсового проекта, приведены в табл. 2.8. Комплекс предназначен для формирования аналоговых напряжений и содержит N ЦАП с адресацией к ним, как к ADDR2, лежащим в поле адресов периферийного процессора. Значения напряжений и номера ЦАП, подлежащих инициализации, а также время, в течение которого аналоговое напряжение должно присутствовать на выходе данного канала (период инициализации Т), определяются программой, выполняемой в центральном процессорном устройстве, и передаются периферийной стороне в виде единого блока. Период инициализации любого ЦАП составляет Т секунд и может быть различным для всех ЦАП. Численные значения Т лежат в пределах Т1-Т2 с точностью D. После завершения инициализации любого ЦАП напряжение на его выходе должно равняться нулю. Масштаб выходного напряжения любого ЦАП К £ 1 и остается постоянным в течение всего периода инициализации Т, но может изменяться от периода к периоду. Его конкретное значение зависит от программы, выполняемой периферийным процессором, при этом значения всех масштабных коэффициентов в каждый период инициализации передаются в фиксированные ячейки ОЗУ центрального процессорного устройства. Процедура инициализации всех ЦАП полностью организуется периферийным процессором. Наличие в блоке данных Т=0 для каких-либо ЦАП означает, что период инициализации продолжается до поступления новых данных от центрального процессорного устройства. Периодичность обращения центрального процессорного устройства к периферийному – не менее 2 минут. В качестве времязадающего устройства использовать БИС таймера КР580ВИ53 с адресацией к ней, как к ADDR3, лежащей в поле адресов периферийного процессора.
Таблица 2.7 ( тема 4 )
| Вариант | INTERF | ADAPT | ADDR1 | ADDR2 | ADDR3 |
| 4.1 | Параллельный интерфейс | КР580ВВ55 | Внешнее устройство | Ячейка памяти | Внешнее устройство |
| 4.2 | Последовательный интерфейс | КР580ВВ51 | Внешнее устройство | Ячейка памяти | Ячейка памяти |
| 4.3 | Параллельный интерфейс | КР580ВВ55 | Ячейка памяти | Внешнее устройство | Внешнее устройство |
| 4.4 | Последовательный интерфейс | КР580ВВ51 | Ячейка памяти | Внешнее устройство | Ячейка памяти |
Таблица 2.8 ( тема 4 )