Электронное устройство счета и сортировки (стр. 2 из 7)

Дешифратор DC₂ определяет момент достижения заданного количества отсортированных предметов. Ждущим мультивибратором ЖМ₂ формируется сигнал управления длительностью t_им2 вторым исполнительным механизмом и контейнер с предметами удаляется из накопителя. По этому же сигналу счетчик автоматически “обнуляется”. Установка счетчика Сч₁₀₀ – Сч₁ в нулевое исходное состояние может быть произведена вручную оператором путем коммутации кнопки S. Сигнал установки счетчика в исходное состояние вырабатывается схемой формирования (СФ₁).

Питание СУ производится от сети однофазного напряжения 220В, частотой 50Гц. С помощью понижающего трансформатора ТV получают источник тока с требуемым напряжением. VD – блок выпрямителей, СТ – блок стабилизаторов напряжения.

В VD производится преобразование переменного тока в постоянный и фильтрация полученных нестабилизированных напряжений.

Блок СТ обеспечивает питание электронных схем СУ стабилизированными напряжениями U_п. При подключении СУ к питающей сети предусмотрено автоматическое “обнуление” счетчика с помощью схемы формирования (СФ₂).

2. Разработка формирователей логических уровней (ФЛУ).

2.1.Разработка принципиальной схемы ФЛУ.

ФЛУ предназначены для преобразования аналогового сигнала датчиков признаков (U_Д1, U_Д2, U_Д3) в цифровой сигнал. При этом должно быть выполнено условие: цифровой сигнал признаков (Х₁, Х₂, Х₃) принимает “единичное” значение, если:

(2.)

Реализуем поставленную задачу использовав два компаратора, формирующих выходные сигналы Х₁¢, Х₁² в соответствии с условием (2). Диаграмма работы компараторов представлена на рисунке 3.

Рисунок 3.Диаграмма работы компараторов

Рассмотрим работу компараторов для одного канала преобразования аналогового сигнала первого датчика U_Д1 в цифровой Х₁.

На диаграмме (рисунок 3) представлены зависимости выходных сигналов компараторов Х₁¢ и Х₁² от величины входного сигнала датчика признаков U_Д1. При напряжении датчика:

;

при

.

Принципиальная схема, реализующая диаграмму (рисунок 3) и задание пороговых уровней UД1min и UД1max, представлена на рисунке 4.

Рисунок 4.Принципиальная схема ФЛУ

Интегральный компаратор DA1.1 формирует цифровой сигнал Х₁¢, а DA1.2 – Х₁². С выхода делителя R₁, R₂, R₃ задается пороговый уровень, равный напряжению U_Д1min, а с выхода делителя R₄, R₅, R₆ – U_Д1max. Схема (рисунок 4) дополнена логическим устройством DD1.1 , состояние которого в зависимости от U_Д1 приведено в таблице 3.

Таблица 3.Состояния логического устройства DD1

UД1	Х1¢	Х1²	Х1
UД1< UД1min	0	1	0
UД1min£ UД1£ UД1max	1	1	1
UД1> UД1max	1	0	0
0	0	*

Логическая функция Х₁не определена на наборе Х₁¢=0, Х₁²=0, так как логическая функция технологически не может быть задана. Поэтому при формализации на этом наборе Х₁ может принять любое значение 0 или 1. В данном случае целесообразным является нулевое значение функции Х₁ на наборе Х₁¢=0, Х₁²=0. Окончательный вид таблицы состояния функции Х₁ дан в таблице 4.

Таблица 4.Таблица истинности функции Х₁

Х1¢	Х1²	Х1
0	0	0
0	1	0
1	0	0
1	1	1

На инвертирующий вход компаратора DA1.1 с выхода потенциометра R₂ (рисунок 4) подается пороговый уровень U_Д1min, а с выхода R₆ – U_Д1max на не инвертирующий вход DA1.2. Так как аналоговый сигнал датчика признаков U_д положительной полярности, то и опорное напряжение (U_оп) выбираем положительной полярности.

Выбор величины U_оп определяется наибольшим значением напряжений U_Д1max, U_Д2max, U_Д3max, в данном случае 9,3 В. Условием выбора величины напряжения U_оп определим его превышение на 10 – 20% относительно наибольшего значения из U_Д1max, U_Д2max, U_Д3max, получаем:

Схемы формирования логических сигналов Х₂ и Х₃ аналогичны схеме на рисунке 4. При этом параметры резисторов R₁, R₂, R₃ и R₄, R₅, R₆ будут посчитаны в соответствии с заданными значениями U_Д2min, U_Д2max, U_Д3min, U_Д3max.

Логическое устройство (рисунок 4), реализующее функцию (2), выполнено на логическом элементе 3И (DD1.1). На третий вход подается выход датчика Д₄, единичное значение которого разрешает формирование логического сигнала Х₁. Окончательно, таблица состояния для логического элемента DD1 имеет вид таблицы 5.

Таблица 5.Состояние DD1.

Х1¢	Х1²	Д4	Х1
0	0	0	0
0	1	0	0
1	0	0	0
1	1	0	0
0	0	1	0
0	1	1	0
1	0	1	0
1	1	1	1

Рассмотрим работу схемы (рисунок 4).

При U_д< U_дmin, положительный пороговый уровень U_дmin на инвертирующем входе DA1 определяет нулевой уровень выхода Х₁¢. На не инвертирующем входе DA1.2 действует положительное напряжение U_дmax и на выходе Х₁² формируется единичный уровень.

При U_д ≥ U_дmin, выход компаратора DA1.1 переключается на высокий уровень, а выход компаратора DA1.2 остается на прежнем высоком уровне.

При U_д = U_дmax выход компаратора DА1.1 остается без изменения на высоком уровне, а выход компаратора DA1.2 переключается на нулевой уровень. При U_д> U_дmax состояние компараторов не изменяется.

Формирование выходного логического сигнала признака Х₁ производится по высокому уровню сигнала датчика Д₄.

Если Д₄ = 1 и U_дmin£ U_д£ U_дmax, то Х = 1;

если Д₄ = 1 и U_д< U_дmin или U_д> U_дmax, то Х = 0.

Формирование логических уровней Х₂,Х₃ осуществляется аналогично описанному выше для Х₁.

2.2. Выбор типа компаратора.

Расчет схемы сводится к выбору типа компаратора и определения параметров резисторов R₁, R₂, R₃, R₄, R₅, R₆, R₁₉, R₂₀.

В основу расчета приняты 2 условия:

1. Минимальное влияние входных токов I_вх компаратора

2. Минимальное влияние величины напряжения смещения U_см на формирование выходного сигнала (на точность работы).

Первое требует равенства эквивалентных сопротивлений, подключаемых к инвертирующему и не инвертирующему входам компаратора:

(3.)

, .

Условие (3) приводит к необходимости включения дополнительных резисторов R₁₉ и R₂₀ на соответствующие входы компараторов DA1.1 и DA1.2.

Второе условие ограничивает величину эквивалентных сопротивлений, подключаемых к входам компаратора:

(4.)

,

где:

U_см – напряжение смещения выбранного компаратора,

I_вх – входной ток выбранного компаратора.

Определим точнее условие (4). Будем считать, что снижение эквивалентного сопротивления по отношению к значению U_см/I_вх на порядок, является достаточным. Тогда условие (4) будет иметь вид:

(5.)

.

При этом следует иметь ввиду, что влияние U_см на точность не исключено. Сведено до минимума влияние входных токов I_вх выполнением условий (3) и (4).

При выборе типа компаратора учтём два положения:

а) возможность формирования выходного цифрового сигнала, соответствующего стандартному уровню КМОП серии логических элементов,

б) численное значение напряжения смещения U_см, приведенное в справочных данных.

Если напряжение U_см велико, то необходимо применить дополнительную схему балансировки, подключаемую к дополнительным выводам NC компаратора в соответствии с рекомендацией, приводимой в литературе . Напряжение U_см будем считать большим, если:

(6.)

.

А мы имеем следующее:

это условие выполняется при исползовании компаратора К597СА3.Параметры U_СМ = 0,005 В,I_ВХ = 0,25мкА

2.3. Расчет параметров элементов принципиальной схемы.

При расчете сопротивлений резисторов делителей, задающих требуемые пороговые значения напряжений, определим ток, протекающий через делитель. Рассмотрим делитель напряжения R₁, R₂, R₃ для задания порогового уровня U_Д1min (рисунок 5). Делитель напряжения необходимо спроектировать так, чтобы с выхода R₂ можно было получить U_Д1min при выборе стандартных (по ГОСТ) значений сопротивлений резисторов R₁, R₂, R₃. Задача расчета существенно упрощается, если выбрать ток делителя R₁, R₂, R₃ – I_д, значительно превышающий входной ток компаратора I_вх.