Аналогичная ситуация возможна и после случайногозаполнения сдвигового регистра единичными битами. При последующей передачедлинной последовательности сигналов SD = 1 на выходе логического элемента XOR2поддерживается сигнал лог. 1, который в каждом такте записывается в регистр,подтверждая его состояние «Все единицы».
Введение счетчиков позволяет исключить возможностьзаполнения регистра RG1 одинаковыми битами (лог. 0 или лог. 1). Поэтому нетопасности фиксации уровня сигнала в линии при последующей выдаче источникомданных длинной последовательности лог. 0 или лог. 1. Но это, к сожалению, неозначает, что задача получения гарантированно изменяющегося сигнала SCRD решена«полностью и окончательно». Действительно, теоретически можно преднамеренносинтезировать сколь угодно длинную последовательность сигналов SD, совпадающуюили противофазную последовательности сигналов SC1, какой бы сложной она ни была(ведь ее можно заранее вычислить, зная структуру скремблера и его начальноесостояние). В результате такого синтеза получим неизменный сигнал SCRD напротяжении любого желаемого интервала времени! Точно так же можно было бысинтезировать периодический сигнал SCRD вида 010101... для созданиямаксимального уровня перекрестных помех в соседних проводах многожильногокабеля (например с целью тестирования системы). Но так как начальное состояниерегистра RG1 источнику данных не известно, на практике такой синтез невозможен.
Вероятность случайного формирования нескремблируемыхпоследовательностей битов источником данных зависит от разрядности скремблера иможет быть небольшой, но с ней нельзя не считаться при проектированиителекоммуникационных устройств.
1. С.М. Сухов, А.В. Бернов, Б.В. Шевкопляс -Синхронизация в телекомуникационных системах. Анализ инженерных решений. - М.:Эко-Трендз, 2003г. - 272с.: ил.