Преобразователь семисегментного кода (стр. 1 из 4)
РОССИЙСКАЯ ФЕДЕРАЦИЯ
ХАНТЫ-МАНСИЙСКИЙ АВТОНОМНЫЙ ОКРУГ
ДЕПАРТАМЕНТ ОБРАЗОВАНИЯ И НАУКИ
––––––––––––––––––––––––
СУРГУТСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
Инженерно-физический факультет
Кафедра Автоматики и компьютерных систем
Пояснительная записка к курсовому проекту
по специальности
Пахомов М.В.
Проверил: преподаватель
Запевалов А.В.
Сургут 2004
Содержание
1. Структурная схема преобразователя семисегментного кода.5
2. Функциональная схема преобразователя семисегментного кода.6
4. Расчет быстродействия и потребляемой мощности.21
Приложение 1: Функциональная схема ПСК……………………………....25
Приложение 2: Принципиальная схема ПСК ..…………………………….26
Вариант 28
Тема: «Преобразователь семисегментного кода».
1. Разработать функциональную схему, проанализировать работу при помощи временных диаграмм.
2. Выбрать типы ИМС, построить принципиальную схему.
3. Рассчитать временные соотношения и потребляемую мощность.
Исходные данные.
 |
Для отображения состояния регистров цифрового устройства применяются семисегментные индикаторы, синтезирующие изображения цифр «0» - «9» и букв «A» – «F». Необходимо разработать устройство, выполняющее преобразование двоичного кода в семисегментный, причем включенному сегменту соответствует сигнал лог.1. Начертания символов приведены на рисунке.
Устройство должно быть реализовано на логических элементах.
Основная элементная база ИМС серий ТТЛ и ТТЛШ.
Остальные требования согласовать с руководителем проекта.
Руководитель проекта ________________________________
Исполнитель ________________________________
Задачей данного курсового проекта является проектирование устройства, выполняющего преобразование двоичного кода в семисегментный. Для успешного решения поставленной задачи необходимо процесс проектирования разделить на стадии, а именно: структурное, функционально-логическое и техническое проектирование.
При структурном проектировании выбираются, конкретизируются принципы построения устройства в целом. Определяется состав, устанавливаются связи взаимодействия между отдельными частями-блоками, формулируются требования к каждому блоку и выполняемым им функциям.
Функционально-логическое проектирование направлено на поиск и выбор способов реализации функций, возлагаемых на каждый блок. В результате определяются типы, номенклатура функциональных узлов и модулей, входящих в тот или иной блок, то есть функциональный состав блоков, образующих устройство.
Техническое проектирование представляет собой дальнейшую детализацию проектных решений: выбираются типы физических элементов, на которых будет реализовано устройство, то есть элементная база; конкретизируются типономиналы элементов и модулей; проводятся расчеты на обеспечение заданных технических требований.
Преобразователь семисегментного кода в основном находит свое применение в цифровых устройствах, в частности для отображения индикаторами состояния регистров.
1. Структурная схема преобразователя семисегментного кода.
Структурная схема – это условное графическое представление, показывающее количество, номенклатуру блоков устройства, взаимосвязи между блоками и с внешними устройствами.
 |
Рис.1 Структурная схема.
Структурная схема преобразователя семисегментного кода может быть представлена (Рис.1):
1. Входная 4-х значная комбинация – 4-х разрядный двоичный код, поступающий на блок преобразования двоичного кода в семисегментный.
2. Блок преобразования двоичного кода в семисегментный – блок, состоящий из простых логических элементов, который предназначен для преобразования входной информации, представленной в виде двоичного кода, в семисегментный код.
3. Блок индикации – предназначен для отображения состояния регистров цифрового устройства на семисегментном индикаторе.
2. Функциональная схема преобразователя семисегментного кода.
Функциональная схема содержит сведения о способах реализации устройством заданных функций. По такой схеме можно определить, как осуществляются преобразования и какие для этого необходимы функциональные элементы. Каждый функциональный элемент содержит лишь те входы и выходы, которые необходимы для его корректной работы. Данная схема разрабатывается на основе структурной схемы для каждого блока, в результате из отдельных функциональных элементов составляется общая функциональная схема объекта.
Полная функциональная схема генератора представлена в приложении 1.
2.1. Блок преобразования двоичного кода в семисегментный.
Данный блок разрабатывается методом синтеза логических устройств с несколькими выходами, то есть на входе логического устройства есть 4-х значная двоичная комбинация, а на выходе 7-ми значная комбинация (семисегментный код).
Для визуализации чисел требуются индикаторы, отображающие цифры в привычной для человека форме, чаще всего это цифры десятичной и шестнадцатеричной систем счисления.
Простейшим из светодиодных индикаторов, выполняющих функции отображения выше названных чисел и некоторых других символов является семисегментный индикатор. Имеется семь элементов, расположенных так, как показано на рис. 2.1.1.
Рис. 2.1.1.
 |
Каждый может светиться либо не светиться, в зависимости от значения соответствующей выходной функции, управляющей его свечением. Вызывая свечение элементов в определенных комбинациях, можно получить изображение цифр «0» - «9» и букв «A» – «F» (рис. 2.1.2).
Рис. 2.1.2.
При построении таблицы истинности преобразователя семисегментного кода (табл. 2.1.1) были приняты следующие условия: включенному элементу соответствует сигнал лог.1.
Таблица 2.1.1.
Таблица истинности преобразователя семисегментного кода.
| Отображаемыецифры и буквы | Входная комбинация (двоичный код) | Выходная комбинация (семисегментный код) | |||||||||
| X3 | X2 | X1 | X0 | g | f | e | d | c | b | a | |
| 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 |
| 2 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 3 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | 1 |
| 4 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 0 |
| 5 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 0 | 1 |
| 6 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 7 | 0 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 1 |
| 8 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 9 | 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 |
| A | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
| B | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 |
| C | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 1 |
| D | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 0 |
| F | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
| G | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 1 |
Синтез данного преобразователя производится с помощью минимизации каждой выходной функции в отдельности методом карт Карно.
При минимизации методом карт Карно нужно стремиться, чтобы число областей было минимальным, а каждая область содержала возможно большее число клеток. Т.к. синтезируемое устройство является устройством с несколькими выходами, то для получения минимальной схемы необходимо в картах Карно построить минимальное число областей, обеспечиваемых покрытие клеток, содержащих 1 во всех семи картах.
Для упрощения синтеза и получения минимальной схемы уменьшаем число единиц в картах Карно и, соответственно увеличиваем число «общих» областей. Для этого инвертируем выходные функции в таблице истинности преобразователя семисегментного кода (табл. 2.1.2).
Таблица 2.1.2.
Таблица истинности преобразователя семисегментного кода с инверсными выходами.
| Отображаемые цифры и буквы | Входная комбинация (двоичный код) | Выходная комбинация (семисегментный код) | |||||||||
| X3 | X2 | X1 | X0 |  |  |  |  |  |  |  | |
| 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 |
| 2 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 |
| 3 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 |
| 4 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 |
| 5 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 |
| 6 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 7 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 |
| 8 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 9 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| A | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| B | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 |
| C | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 |
| D | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 1 |
| F | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 |
| G | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 0 |
Проанализируем работу преобразователя с помощью временных диаграмм, представленных на рис. 2.1.3.