Управление тюнером спутникового телевидения (стр. 3 из 26)

Выход Готовность S₀ S₁ IO/M сброса сброса

такт.имп. адресный Захват

ключ открыт Подтверждение

захвата

Рисунок 1.

В МП использована мультиплексная шина данных. Адрес передается по двум шинам: старший байт адреса – по шине адреса, а младший байт адреса – по шине данных. В начале каждого машинного цикла младший байт адреса поступает на ШД. Этот младший байт может быть зафиксирован в любом 8-разрядном фиксаторе посредством подачи сигнала отпирания фиксатора адреса (ALE). В остальное время машинного цикла шина данных используется для передачи данных между ЦП и памятью или устройствами ввода/вывода.

ЦП вырабатывает для шины управления сигналы

, , S₀, S₁ и IO/М. Кроме того, он же выдает сигнал подтверждения прерываний INTA. Сигнал HOLD и все прерывания синхронизируются с помощью внутреннего генератора тактовых импульсов. Для обеспечения простого последовательного интерфейса в МП предусмотрены линия последовательного ввода данных (SOD). МП имеет всего 5 входов для подачи сигналов прерываний: INTR, RST5.5, RST6.5, RST7.5. и TRAP. Сигнал INTR имеет такое же назначение, как и сигнал INT в МП 580ВМ80. Каждый из входов RST5.5, RST6.5, RST7.5. может программно маскироваться. Прерывания по входу TRAP не может быть маскировано. Если маска прерываний не установлена, то на указанные маскируемые прерывания МП будет реагировать, помещая при этом содержимое счетчика команд в стек и переходя к выполнению программы, адрес которой определяется вектором реестра.

Вход прерывания	Адрес памяти
5.5	2 С16
6.5	3 L16
7.5	3 C16
TRAP	2 L16

Так как прерывания TRAP не может, быть маскировано, при появлении запроса прерывания на этом входе микропроцессор будет всегда переходить к выполнению программы, указанной вектором реестра.

Входы сигналов прерываний RST5.5, RST6.5 чувствительны к уровню сигнала, вход RST7.5 чувствителен к переднему фронту сигнала. Значит по входу RST7.5 достаточно подать импульс, чтобы генерировать запрос на прерывания. Каждому прерыванию записан некоторый постоянный приоритет: сигнал TRAP имеет наивысший приоритет, затем идут сигналы RST7.5, RST6.5, RST5.5, сигнал INTR имеет низший приоритет.

Прямой доступ к памяти в МП 1821ВМ85 обеспечивается следующим образом:

- на вход HOLD нужно подать уровень логической «1».

- Когда МП подтверждает получение сигнала HOLD, выходная линия HLDA МП переводится в состояние логической «1». Перевод этой линии в состояние логической «1»означает, что МП прекратил управление АШ, ШД и шиной управления.

Для реализации режима ожидания необходимо на вход READY МП 1821ВМ85 подать уровень логического «0». Это необходимо, когда время реакции памяти или устройства ввода/вывода больше, чем время цикла команды.

Каждая команда МП состоит из одного, двух или трех байтов, причем первый байт это КОП команды. КОП определяет природу команды, по КОПу ЦП определяет, нужны ли дополнительные байты и если да, ЦП их получит в последующих циклах. Поскольку байт КОПа состоит из 8 бит, может существовать 256 разных КОПов, из числа которых МП 1821ВМ85 использует 244.

Основная последовательность действий при выполнении любой команды такова:

1. Микропроцессор выдает в память адрес, по которому хранится код операции команды.

2. Код операции читается из памяти и вводится в микропроцессор.

3. Команда дешифруется процессором.

4. Микропроцессор настраивается на выполнение одной из основных функций в соответствии с результатами дешифрации считанного кода операции.

Фундаментальной и отличительной особенностью использования МП при проектировании устройств заключается в следующем: синхронизация всех сигналов в системе осуществляется схемами, входящими в состав кристалла микропроцессора.

Скорость выполнения команд зависит от тактовой частоты. Рекомендуемая тактовая частота равна 3.072 МГц. В этом случае длительность одного машинного такта приблизительно равна 325 мс, а требуемое время доступа к памяти - около 525 мс, что соответствует облегченному режиму для МОП памяти.

1.2.2. Адресная шина микропроцессора 1821ВМ85.

В МП 1821МВ85 используется принцип «временного мультиплексирования» функций выводов, когда одни и те же выводы в разные моменты времени представляют разные функции. Это позволяет реализовать ряд дополнительных функций при тех же 40 выводах в корпусе МП. Восемь мультиплексированных выводов играют роль шины данных, либо младших разрядов адресной шины. Необходимо «фиксировать» логические состояния выводов AD₀

AD₇ МП в моменты, когда они функционально представляют адресные разряды А₀

А₇. Для этого необходимо точно знать, когда на этих выводах отображается адресная информация. В корпусе МП существует специальный вывод N 30, обозначенный ALE – открытие фиксатора адреса, сигнал на котором в нормальном состоянии соответствует логическому «0». Если информация на выводах AD0

AD₇ (N 12

19), является адресной А₀

А₇, то ALE переводится в состояние логической «1». При перехода ALE из состояния логической «1» в состояние логического «0» информация на AD0

AD₇ должна быть зафиксирована. Отметим что для стробирования адресной информации от МП может быть использован любой фиксатор. Единственная предосторожность, которую необходимо соблюдать при использовании фиксаторов, заключается в согласовании нагрузки по току для выводов AD0

AD₇ МП 1821ВМ85 и входов фиксатора во избежание их перегрузки, т.е. необходимо убедиться, что ток на входе используемого фиксатора не является слишком большим для МП. В качестве фиксатора будем использовать регистр, тактируемый сигналом ALE от микропроцессора. Регистр – это линейка из нескольких триггеров. Можно предусмотреть логическую схему параллельного отображения на выходах состояния каждого триггера. Тогда после заполнения регистра от параллельных выводов, по команде разрешения выхода, накопленное цифровое слово можно отобразить поразрядно сразу на всех параллельных выходах.

Для удобства поочередной выдачи данных от таких регистров (буферных накопителей) в шину данных процессора параллельные выходы регистров снабжаются выходными буферными усилителями, имеющими третье, разомкнутое Z состояние.

Из множества регистров различных серий свой выбор я остановил на регистре серии 1533, т.к. по сравнению с серией 555 они имеют большее быстродействие и меньшее (в 1.5

2 раза) энергопотребление. В свою очередь регистры серии 555 имеют быстродействие аналогичное быстродействию серии 155, но меньшее энергопотребление.

Микросхема 1533UR22 – восьмиразрядный регистр – защелка отображения данных, выходные буферные усилители которого имеют третье Z –состояние. Пока напряжение на входе №11 высокого уровня, данные от параллельных входов отображаются на выходах. Подачей на вход № 11 напряжения низкого уровня, разрешается запись в триггеры нового восьмибитового байта. Если на вход № 1 подать напряжение высокого уровня, выходы микросхемы переходят в 3-е Z состояние.

Таким образом, с помощью микросхемы 1533 UR22 мы фиксируем адресную информацию, поступающую от МП.

Схема включения 1533 UR22.

ALE	1	ОЕ
11	РЕ	Q1	2 Uп=5В
	3	D1	Q2	5 № 10 – ЗЕМЛЯ
4	D2	Q3	6 № 20 - Uп
7	D3	Q4	9
К AD0	8	D4	Q5	12
AD7	13	D5	Q6	15
14	D6	Q7	16
17	D7	Q8	19
18	D8

Таблица истинности.