AF – устанавливается в «1» при совпадении текущего времени м времени «будильника».
VF – устанавливается в единицу после окончания каждого цикла обновления.
Флаги сбрасываются после чтения регистра С или сигналом
Регистр D.
VRT – в этом разряде устанавливается «0» при низком уровне на входе PS. Единица устанавливается только считыванием регистра D.
Подключение микросхемы 512ВИ1 к микропроцессору серии 1821ВМ85, имеющему мультиплексированную шину адреса/данных не вызывает затруднений. На вход PS; Uп; RES подаем высокий уровень (подключим к аккумулятору через RS-цепь). Так как нет необходимости в использовании частоты кварцевого резонатора в блоке управления, то вывод №20 (CKFS) подсоединим к корпусу.
Сигнал с выхода
Выводы AD0
Подача сигнала CS2 на вход «выбор микросхемы» (№13) будет рассмотрена ниже.
1.2.10. Устройство ввода-вывода.
Процессор 1821ВМ85 является улучшенной модификацией процессора 580ВМ80, а для данного МП специально разработана БИС для ввода-вывода параллельной информации КР580ВВ55А. Вот почему свой выбор и остановил именно на этой микросхеме.
КР580ВВ55 0 программное устройство ввода-вывода параллельной информации, применяется в качестве элемента ввода-вывода общего назначения, сопрягающего различные типы периферийных устройств с магистралью данных систем обработки информации.
| |
| |
|
| | | | |
| |
| |
SR BBO
Обмен информацией между магистралью данных систем и микросхемой 580ВВ85 осуществляется через 8 разрядный двунаправленный трехстабильный канал данных. Для связи с периферийными устройствами используется 24 линии В/В, сгруппированные в три 8 разрядных канала ВА, ВВ, ВС, направление передачи информации и режимы работы которых определяются программным способом.
1-4; 37-40 – ВА3 – ВА0; ВА7
10
18
5 -
6 -
7 – GND - - - общий.
8,9 – А0, А1 – вход – младший разряд адреса
26 – Uсс – питание.
35 – SR – вход – установка исходного состояния.
36 -
Микросхема может функционировать в 3-х основных режимах.
В режиме 0 обеспечивается возможность синхронной программно управляемой передачи данных через 2 независимых 8 разрядных канала ВА, ВВ и два 4 разрядных канала ВС.
В режиме 1 обеспечивается возможность ввода или вывода информации в/или из периферийного устройства через 2 независимых 8 разрядных канала ВА, ВВ по сигналам квитирования.
При этом линии канала С используются для приема и выдачи сигналов управления обменом.
В режиме 2 обеспечивается возможность обмена информацией с периферийными устройствами через двунаправленную 8 разрядную шину ВА по сигналам квитирования. Для передачи и приема сигналов управления обменом используются 5 линий канала ВС.
Выбор соответствующего канала и направление передачи информации через канал определяется сигналами А0, А1 и сигналами
А0 | А1 | | | | Направление передачи информации |
чтение | ВА ВВ ВС | ||||
0 0 1 | 0 1 0 | 0 0 0 | 1 1 1 | 0 0 0 | |
запись | Канал данных Канал данных Канал данных Канал данных | ||||
0 0 1 1 | 0 1 0 1 | 1 1 1 1 | 0 0 0 0 | 0 0 0 0 | |
блокировка | Канал данных Запрещенная комбинация | ||||
Х 1 | Х 1 | Х 0 | Х 1 | 1 0 |
Рисунок 5.