Проектирование цифрового корректирующего фильтра (стр. 4 из 5)
Описание структурной схемы микросхемы КР537РУ17
Микросхема состоит из накопителя на 2048*8 бит, выполненного на КМОП- элементах памяти, формирователей адреса строк и столбцов, предназначенных для согласования ОЗУ по входу с уровнями ТТЛ- схем, дешифратора адреса строк на 8 входов и 256 выходов, дешифратора адреса столбцов на 4 входа и 16 выходов, предназначенных для выбора необходимого слова из накопителя.Разрядная схема предназначена для записи и считывания информации в накопитель.
Усиление входных- выходных сигналов до необходимых уровней (уровней ТТЛ) осуществляется с помощью выходных формирователей, содержащих усилители считывания.
Назначение выводов микросхемы КР537РУ17
| Выводы | Назначение | Обозначение |
| 2, 3-10, 21, 23, 24, 25 | Адресные входы | A12, A7-A0, A10, A11, A9, A8 |
| 11, 12, 13, 15-19 | Входы-выходы данных | DIO0-DIO2, DIO3-DIO7 |
| 20, 26 | Выбор микросхемы |  |
| 22 | Разрешение по выходу |  |
| 27 | Сигнал записи- считывания |  |
| 28 | Напряжение питания | Ucc |
| 14 | Общий | 0В |
Таблица истинности микросхем КР537РУ17
 |  | |  | А0-А112 | DIO0-DIO7 | Режим работы |
| H | X | X | X | X | Roff | Хранение |
| L | H | X | L | A | L | Запись |
| L | H | X | L | A | H | Запись |
| L | H | L | H | A | Данные в прямом коде | Считывание |
| L | H | H | H | A | Roff | Запрет выхода |
Микросхема К1108ПВ1.
Микросхема 10-разрядного быстродействующего функционально законченного АЦП последовательного приближения К1108ПВ1 (А, Б) предназначена для преобразования аналогового сигнала в двоичный параллельный цифровой код. В состав функциональной схемы преобразователя входят ИОН, ГТИ, выходной регистр с тремя логическими состояниями и функцией хранения информации в течение одного цикла преобразования ВРг РПП, ЦАП, многовходовый КН с входным резисторным вычитающим устройством, дешифратором ДШ уровней тока и др. Микросхема рассчитана на преобразование однополярного входного напряжения в диапазоне от О до З В, подаваемого на вход через внешний ОУ или УВХ при максимальной частоте преобразования 1,1 МГц для 10-разрядного ре жима и 1,33 МГц для 8-разрядного режима. Микросхема К1108ПВ1 размещена в герметичном металлокерамическом корпусе типа 210В.24-1 с двухсторонним вертикальным расположением выводов.
Для работы АЦП К1108ПВ1 требуется несколько внешних керамических конденсаторов и источники напряжения Ucc1=5В ±5% и Ucc2=5,2В ±5%. Номинальное значение напряжения внутреннего ИОН составляет 2,5 В. Мощность, потребляемая от источников питания, не превышает 0,85 Вт.
Рис. Функциональная электрическая схема БИС АЦП К1108ПВ1.
Нумерация и назначение выводов микросхемы:
1 - цифровой выход 1 (СР);
2-9-цифровые выходы 2—9;
10 - цифровой выход 10 (МР);
11 - готовность данных
;12 - напряжение источника питания Ucc2 (цифровая часть);
13- укороченный цикл
;14 - общий (цифровая земля);
15 - напряжение источника питания Ucc2 (аналоговая часть);
16 - коррекция СУ ЕС1;
17 - аналоговый вход
;18 - внешний ИОН
;19 - коррекция ОУ ИОН FС2 ;
20 - общий (аналоговая земля);
21 - напряжение источника питания Ucc1;
22 - запуск
;23 - такт CLK;
24 - разрешение считывания
.Основные электрические параметры при температуре окружающей среды 25 0С
Не менее Не более
Число разрядов 10 -
Время преобразования tc, мкс - 0.9
Частота преобразования fc,МГц 0.41.5
Время преобразования в режиме укороченного
цикла tc8, мкс- 0.75
Выходное напряжение внутреннего ИОН
,В 2.42.8Ток потребления Iсс1, мА - 50
Ток потребления Iсс2 мА- 130
Выходное напряжение низкого уровня
, В - 0.4Выходное напряжение высокого уровня
, В 2.4-Ток потребления от внешнего источника
опорного напряжения Iсс3, мА - 7
Преобразователь изготавливается по биполярной технологии с изоляцией р-n переходами и совмещенными прецизионными тонкопленочными резисторами. Технологические и схемотехнические особенности построения БИС обеспечили ей высокое быстродействие и стабильность статических параметров. Необходимый уровень нелинейности и выходного напряжения достигается за счет применения лазерной подгонки тонкопленочных резисторов.
Цифровая часть БИС АЦП выполнена с применением низкоуровневых дифференциальных токовых переключателей на основе трехуровневых логических элементов.
Внутренний ИОН состоит из опорного элемента на нескольких прямосмещенных р-n перёходах и стабилизирующего усилителя. В аналоговой части БИС используется многовходовый КН.
Основное отличие структурного построения АЦП К1108ПВ1 от классического АЦП ПП заключается в раз делении внутреннего ЦАП на две части (статическую и динамическую), введения селектора опорных уровней на дифференциальных парах идентичных транзисторов и коммутатора управляющих токов селектора.
Жесткая связь крутизны передаточной характеристики АЦП с значениями
а также возможность использования внешнего ИОН позволяют применять БИС К1108ПВ в режиме умножения в пределах 10 % зоны относительно номинального значения =2,5 В.Динамические свойства АЦП в умножающем режиме определяются быстродействием внутреннего стабилизирующего ОУ, частота которого без подключения внешних элементов коррекции составляет не менее 3—5 МГц.
Комбинированное структурное построение АЦП К1108ПВ1 определяет и внешний вид передаточной характеристики, у которой восемь однородных участков повторяются через 128 ступеней, причем ступени на границах участков (в местах «сшивания» ЦАП старших и младших разрядов) наиболее чувствительны к процессу настройки.
Рассмотренные структурно-схематические построения аналоговой части АЦП значительно повысили его быстродействие, поскольку:
1) переходные процессы, связанные с переключением эталонов трех старших разрядов, отсутствуют;
2) входной ток АЦП протекает через ЦАП младших разрядов, что позволяет уменьшить сопротивление входного резистора в 8 раз по отношению к классическому АЦП ПП и уменьшить постоянную времени установления на выходе ЦАП. Одновременно снижается уровень влияния шумов ЦАП;
3) при сравнении трех старших разрядов коммутируемый ток протекает только по внутренним цепям кристалла, за счет чего исключаются переходные процессы в соединительных проводниках.
Цикл преобразования в режиме 10-разрядного АДП состоит из 12 тактов (десять рабочих в процессе кодирования и по одному служебному в начале и в конце цикла преобразования).
Цикл начинается с первым отрицательным фронтом после поступления команды на запуск
. Во время первого служебного такта осуществляется сброс регистров и установление напряжения на входе селектора опорных уровней.В течение следующих десяти тактов происходит кодирование аналогового сигнала при условии, что он зафиксирован на входе АЦП. Благодаря тому, что сброс КН проводятся в конце каждого такта, вход преобразователя нечувствителен к импульсным помехам, действующем на протяжении 2/3 его длительности.
В двенадцатом такте код из регистра хранения переписывается в выходной регистр, после чего формируется сигнал готовности данных. Появление на выходе
(вывод 11 сигнала логический О свидетельствует о смене информации в выходном регистре и ее хранении весь следующий цикл преобразования.Для считывания информации необходимо подать на вход
(вывод 24) сигнал логический О. При подаче на этот вход сигнала логическая 1 информационные выходы АЦП переводятся в третье состояние, в котором шина данных МП не нагружается. Одновременно с появлением импульса готовности данных можно производить выборку аналогового сигнала на входе АЦП.