Цифровые интегральные микросхемы Микроэлектроника - (стр. 7 из 19)

3.2 Параметры интегральныхлогических элементов

Независимо от принадлежности к той или иной серии, все логические элементы характеризуются определенным одним и тем же набором параметров, которые являются справочными данными. Значения же этих параметров обусловлены схемотехническим конструктивным и технологическим исполнением элементов.

Значения параметров, как правило, задаются с запасом и не исчерпывают физических возможностей микросхемы, однако превышать их не следует.

Оценивают микросхемы по следующим основным параметрам:

быстродействию, напряжению питания, потребляемой мощности, коэффициенту разветвления по выходу, коэффициенту объединения по входу, помехоустойчивости, энергии переключения, надежности, стойкости к климатическим и механическим воздействиям. Рассмотрим основные из них.

Уровни выходных напряжений

Техническими условиями для каждой серии логических элементов задаются наибольший и наименьший уровни выходных напряжений, соответствующих логическим единице и нулю при допустимых изменениях напряжения питания, нагрузки, температуры. Напряжение

U¹_{вых min}соответствует минимальному уровню логической единицы на выходе (для ТТЛ U¹_{вых min}= 2,4В), а напряжение U⁰_{вых max}– максимальному уровню логического нуля (для ТТЛ U⁰_{вых max}= 0,4В).

Статическая помехоустойчивость

Этот параметр определяет допустимое напряжение помех на входах микросхемы и оценивается для низкого и высокого уровней напряжения.

Статической помехоустойчивостью по низкому уровню считают разность

,

где U⁰ _{вых max}– максимальное допустимое напряжение низкого уровня на выходе нагруженной микросхемы;

U⁰ _{вх max}– максимальное допустимое напряжение низкого уровня на входе нагружающей микросхемы.

Помехоустойчивость по высокому уровню определяют так:

;

здесь U¹ _{вых min}– минимальное напряжение высокого уровня на выходе нагруженной микросхемы; U¹ _{вх min}– минимальное допустимое напряжение высокого уровня на нагружающем входе.

ТТЛ, например, логика еще будет нормально работать, если на ее входе напряжение логического нуля достигнет 0,8В, а напряжение логической единицы снизится до 2В. Таким образом, гарантированный запас помехоустойчивости в обоих состояниях составляет 0,4В. Реальный же запас помехоустойчивости гораздо больше и превышает 1В.

Коэффициент разветвления по выходу

Этот параметрК_раз (нагрузочная способность) определяет максимальное число входов элементов данной серии, которым можно нагружать выходы микросхемы без нарушения ее нормального функционирования.

Коэффициент объединения по входу

К_об определяет число логических входов, которые имеет логический элемент.

Простейшие логические элементы выпускаются с 2, 3, 4 и 8 входами. Более сложные устройства содержат и другие входы: адресные, установочные, разрешающие, входы синхронизации и др.

Входные токи

Эти параметры определяют нагрузку, которую представляет рассматриваемая схема, на предшествующую схему или другой источник сигнала. Различают входные токи I⁰_вх и I¹_вх при подаче логических нуля или единицы.

Средняя статическая потребляемая мощность

Определяется следующим образом:

,

где P⁰_пот и P¹_пот – мощности, потребляемые интегральным логическим элементом в состоянии логического нуля и логической единицы.Это вытекает из того, что в сложных многоэлементных устройствах в среднем половина логических элементов находится в состоянии 1, а половина – в состоянии 0.

Быстродействие

Характеризуется максимальной частотой смены входных сигналов, при которой еще не нарушается нормальное функционирование устройства.

Инерционность полупроводниковых приборов и паразитные емкости служат причиной того, что каждое переключение сопровождается переходными процессами, отчего фронты импульсов растягиваются.

Для оценки временных свойств микросхем обычно пользуются задержкой распространения сигнала, которая представляет собой интервал времени между входным и выходным импульсами, измеренными на уровне 0,5. Задержки распространения сигнала при включении t^1,0_зд.р. и при выключении t^0,1_зд.р. не равны, поэтому пользуются усредненным параметром t_{зд.р. ср.} = 0,5(t^1,0_зд.р. + t^0,1_зд.р.).

Для последовательностных устройств (триггеры, счетчики и др.) вводятся некоторые дополнительные временные параметры, обусловленные принципом действия: разрешающее время, длительность входного импульса и др.

В общем случае анализ физических, технологических и схемотехнических особенностей интегральных логических элементов показывает, что можно создать различные их варианты, но их особенностью будут либо относительно высокое (высокое) быстродействие при низкой экономичности, либо высокая экономичность при относительно низком (низком) быстродействии. Обобщенные характеристики известных типов интегральных логических элементов приведены в таблице 3.

Таблица 3

Тип логики	Pст. ср. , мВт	tзд.р. ср. , нс	Uпом , В	Kоб	Kраз
ТТЛ ТТЛШ	1 – 20	5 – 20 2 – 10	0,8 – 1 0,5 – 0,8	2 – 8	10 – 30 10 – 40
ЭСЛ	20 – 50	0,5 – 2	0,2 – 0,3	2 – 8	1 – 20
И2Л	0,01 – 0,1	10 – 100	0,02 – 0,05	1	3 – 5
МОП КМОП	1 – 10 0,01 – 0,1	20 – 200 10 – 50	2 – 3 1 – 2	2 – 8	10 – 20

Как видно из таблицы, наиболее быстродействующими являются в настоящее время схемы ЭСЛ и ТТЛШ, наиболее экономичными – схемы И²Л и КМОП.

4. МИКРОЭЛЕКТРОННЫЕ ФУНКЦИОНАЛЬНЫЕ ЦИФРОВЫЕ УЗЛЫ КОМБИНАЦИОННОГО ТИПА

Интегральные логические элементы являются основой для построения цифровых устройств, выполняющих более сложные операции и относящихся к классу комбинационных устройств.

Основные из них: дешифраторы и шифраторы; мультиплексоры и демультиплексоры; двоичные сумматоры; цифровые компараторы и мажоритарные элементы; преобразователи кодов и др.

СУММАТОРЫ

Сумматорами называются цифровые функциональные устройства, предназначенные для выполнения операции сложения чисел, представленных в различных кодах.

По характеру действия сумматоры подразделяются на комбинационные, не имеющие элементов памяти, и накапливающие – запоминающие результаты вычислений при снятии входных сигналов.

В дальнейшем будут рассматриваться только комбинационные сумматоры, на основе которых выполняется большинство суммирующих ИС.

Сумматор по модулю два. Это устройство с двумя входами (а и b), на выходе у которого сигнал «1» появляется только в том случае, когда на входах действуют противоположные сигналы, т. е. «0» и «1». Сумматор не обладает памятью, а его таблица истинности и логическое уравнение имеют вид:

Название «по модулю два» этот сумматор получил потому, что yсоответствует значению младшего разряда при суммировании одноразрядных двоичных чисел A и B. Построим в базисе И–НЕ схему сумматора по модулю два (рис. 21)

aб

Рис. 21. Реализация сумматора по модулю два:

а – принципиальная схема; б – функциональная схема

Полусумматор. Обеспечивает операцию сложения двух одноразрядных двоичных чисел a и b. Так как при a= 1 и b= 1 получается перенос единицы в следующий разряд, полусумматор должен иметь два выхода: с одного снимается сигнал суммы по модулю два, а с другого – сигнал переноса. Таблица истинности полусумматора и его логические уравнения имеют вид:

P' = ab

Реализация полусумматора в базисе И–НЕ представлена на рис. 22

а б

Рис. 22. Схема полусумматора:

а – реализация в базисе И–НЕ; б – условное обозначение

Условное обозначение полусумматора на схемах – HS(halfsum– полусумма), а полного сумматора – SM.

Полный сумматор. Это устройство для сложения трех одноразрядных двоичных чисел a, b, c, где c – сигнал переноса из предыдущего младшего разряда. Имеет два выхода S(сумма) и Р (перенос). Полный сумматор можно построить из двух полусумматоров (рис. 23), отсюда и название – полусумматор, используя следующие логические уравнения