Проектирование системы передачи цифровых данных (стр. 3 из 4)
2.1. ВЫБОР КОРРЕКТИРУЮЩЕГО КОДА
Код Хемминга
Зная, что на 8 информационных разрядов может приходиться до трёх ошибок, определим, какой потребуется код Хемминга для шестнадцати информационных разрядов. Количество обнаруживаемых ошибок составит 6. Тогда согласно (6),
,где кодовое расстояние
, 
, можно найти 
. Длина кода составит 
. Таким образом, получится код Хемминга (28,16). Как видно, этот код не очень эффективный, т. к. количество контрольных разрядов близко к количеству информационных.Код БЧХ
Рассмотрим код БЧХ с общим числом разрядов 31. Как было определено выше, требуется построить код для
. По таблице кодов БЧХ [2] находим образующий полином: 
Получили код БЧХ (31,16). Как видно, этот код ещё менее эффективен, чем соответствующий код Хемминга.
Построение кода
Построим свой код. Забегая вперёд, отметим, что для синхронного приёма кода требуется либо отдельно посылать синхроимпульсы, либо использовать самосинхронизирующийся код. В качестве такового можно использовать манчестерский код. Для лучшего использования возможностей витой пары (именно её мы будем использовать) можно передавать сигнал не по одной паре проводов, а по всем четырём. Причём по одной паре проводов будет передаваться манчестерский код, что обеспечит синхронизацию источника и приёмника, а по трём другим парам проводов пойдёт сигнал, синхронный с сигналом первой линии. По этим трём линиям будем передавать трёхуровневый сигнал. Поскольку манчестерское кодирование увеличит вдвое частоту, будем передавать трёхуровневый сигнал также с удвоенной частотой.
Итак, по одной паре проводов за один такт возможна передача одного из двух видов импульсов (рис. 1), что значит 1 бит за такт. По трём другим парам возможна передача одного из девяти видов импульсов (рис. 2). Из этих импульсов будем использовать только 8, т.е. за такт можно передать 3 бита.
Рис. 1
Рис. 2
За один такт по четырём парам проводов возможна передача 1+3+3+3=10 бит. Будем рассматривать передаваемые 10 бит за такт как один символ. Это значит, при кодировании будем оперировать 10-битными символами, т.е. двоично-1024-ричным кодом.
Для передачи информационного кода по ЛС требуется:
1. Преобразовать исходный двоичный код в двоично-1024-ричный. Для этого достаточно разбить код на группы по 10 бит.
2. Найти контрольные (проверочные) символы (операция кодирования).
3. Добавить контрольные разряды к информационным и смодулировать сигнал для отправления по ЛС (операция модуляции).
4. После прохождения сигнала через ЛС, он должен быть демодулирован.
5. Полученный код проверяется на наличие ошибок.
6. При отсутствии ошибок код преобразуется в двоичный для последующего использования.
Если задан двоичный 88-разрядный код (11 байт), то при записи его в двоично-1024-ричном виде, получится 9 символов (8 символов по 10 бит и 1 символ из 8 бит). Т.е. исходные 88 двоичных разряда разбиваются на 9 групп по 10 разрядов. Каждую группу назовём 1024-ричным символом.
Код будет обнаруживать 3 ошибки (на 9 двоично-1024-ричных разрядов), т.е. кодовое расстояние
.Сначала определим правило нахождения контрольных символов. Если записать в виде таблицы информационные разряды, то можно заметить, что три контрольных символа рассчитываются по соответствующим строкам (суммируются символы по модулю 32), три других – по строкам и один – по первым шести контрольным.
Рис. 2
Иначе говоря,
, 
, 
,(9) 
, 
, 
, 
.Построим матрицу кодирования (образующую матрицу). Матрица кодирования будет содержать 9 строк (по количеству разрядов), левая часть матрицы содержит единичную матрицу [2]. Правая часть задаёт контрольные разряды:
.(10)Перемножая вектор информационного кода на эту матрицу, можно получить вектор, в котором информационные и контрольные разряды разделены, число контрольных разрядов равно 7:
.Естественно, все операции должны выполняться по модулю 1024. Для проверки принятого кода на отсутствие ошибок требуется вектор умножить на проверочную матрицу. Проверочная матрица будет иметь следующий вид:
,(11)где левая часть матрицы содержит транспонированную правую часть образующей матрицы. Проверка правильности кода примет вид:
.Таким образом, код состоит из 20 байт, из которых 9 контрольных и 11 информационных. Код обнаруживает до трёх ошибок, причём не в отдельных двоичных разрядах, а в символах по 10 разрядов.
Матрицы (10) и (11) описывают код (160,88). Нельзя сказать, что код получился оптимальнее, чем код Хемминга или БЧХ (по скорости кодирования), однако его преимущество – более высокая скорость передачи, за счёт усложнения формы сигнала и более полного использования линии связи. Недостаток полученного кода – сравнительно сложная схемная реализация.
Примеры кодирования-декодирования
Для примера рассмотрим кодирование последовательности
92 8E AA 9B A2 A5 9A 55 4B D2 B4.
Эта последовательность в двоично-1024-ричном виде будет выглядеть так:
1001001010.0011101010.1010100110.1110100010.1010010110.0110100101.
0101010010.1111010010.10110100.
Для выравнивания, добавим в конец ещё два нулевых бита.
Информационный вектор K= [1001001010 0011101010 1010100110 1110100010 1010010110 0110100101 0101010010 1111010010 1011010000]
умножаем на образующую матрицу (9):
Получили закодированную последовательность: к информационной части прибавились 7 контрольных символов (70 бит).
Допустим, при прохождении через ЛС, сигнал не исказился. Проведём декодирование:
Нулевой синдром свидетельствует об отсутствии ошибки.
Допустим теперь, что возникли три ошибки (во втором, девятом, тринадцатом символах):
Синдром ненулевой, ошибка обнаружена.
2.2 СХЕМОТЕХНИЧЕСКАЯ И ПРОГРАММНАЯ РЕАЛИЗАЦИЯ КОДЕРА И ДЕКОДЕРА
Для схемной реализации кодера и декодера потребуются 10-разрядные сумматоры. Схемы кодера и декодера приведены в приложении 1. Кодер позволяет получить контрольные символы по информационным. Схема составлена в полном соответствии с выражениями (9) и матрицей (10). Декодер соответствует матрице (11).
В приложении 2 приведена схема всей системы передачи данных. Исходный код (11 байт) подаётся на регистр REG1. Это можно сделать, например, трёхкратной передачей по 32 разряда (4 байта). Регистр может быть также буфером, необходимым для синхронной передачи, независимой от работы программного обеспечения. Регистр с рабочей частотой выставляет на выходные 10-разрядные шины (9 таких шин) данные. При прохождении их через кодер К, на его выходе появляются контрольные разряды, которые соединяются с информационными разрядами, прошедшими через элемент задержки Т. На выходе элементов Т и К появляются 20 байт помехоустойчивого кода, который по 16 10-разрядным шинам поступает на регистр REG2. Этот регистр преобразует параллельный код в последовательный для передачи по линии. Код, поступивший по 16 шинам, будет отправлен за 16 тактов (передачи). Далее следует модулятор М, преобразующий 10 бит кода, пришедшего с REG2, в сигнал, отправляемый по четырём линиям (один двухуровневый и три трёхуровневых). Сигналы отправляются синхронно.
Передающая часть с помощью демодулятора ДМ преобразует физический сигнал в 10 бит кода. 10-битные слова записываются в регистр REG3 (для преобразования в параллельный код). При накоплении нужного количества разрядов, данные по 16 10-разрядным шинам поступают на декодер ДК. После декодирования синдром ошибки с выхода ДК поступает на ключ Кл (в общем случае это может быть какое-либо решающее и управляющее устройство). При отсутствии ошибки код поступает на регистр REG4 (буфер), откуда снимается последовательно по 32 разряда (4 байта).