8
| Частоты | Функции |
| 1 | |
| 2 | |
| 3 | |
| 4 | |
| 5 | |
| 6 | |
| 7 | |
| 8 | |
Конечные значения кодовых комбинаций для второй посылки приведены в таблице 5.2.2.2.
таблице 5.2.1.2
| код | 000 | 001 | 010 | 011 | 100 | 101 | 110 | 111 |
| част. | 1-3 | 5-8 | 1-4 | 5-7 | 2-3 | 6-8 | 2-4 | 6-7 |
Так как разрядность кода равна 7, то для удобства использования и простоты подключения выбираем микросхему КР572ПВ3. Микросхема представляет собой восьмиразрядный АЦП последовательных приближений, предназначенный для ввода аналоговой информации в микропроцессоры, микроЭВМ и другие устройства вычислительной техники и обеспечивает следующие режимы: сопряжения, статической памяти и с произвольной выборкой. Условное обозначение приведено на рисунке 5.3.1
| CS | RD | BUSY | DB7—DB0 | Функциональное состояние АЦП |
| L | H | H | Z | Начало преобразования |
| L | ? | H | Z –данные | Считывание данных |
| L | ? | H | Данные -- Z | Сброс |
| H | X | X | Z | Отсутствие выборки |
| L | H | L | Z | Преобразование |
| L | ? | L | Z | Преобразование |
| L | ? | L | Z | Запрещено |
Основные параметры АЦП:
| Входное напряжение(максимальное) | 10В |
| Номинальное напряжение питания (вывод 1) | 5В |
| Ток потребления по входу (по выводу 1) | 4мА |
| Опорное напряжение (вывод 2) | - 10B |
| Выходное напряжение низкого уровня | <0,8B |
| Выходное напряжение высокого уровня | >4B |
| Частота внутреннего тактового генератора | 0,4..1,5Мгц |
| Время преобразования | <7,5мкс |
| Входное сопротивление по выводам 3, 4 | 6..30кОм |
5.4 Расчёт делителя напряжения
Блок делителя напряжения предназначен для согласования уровня входного сигнала с входом АЦП. Так как разрядность АЦП равна 8 и максимальное значение входного напряжения равно 10В, а измеряемое напряжение не превышает 15В, то входной блок должен обеспечивать деление напряжения на 6. Этот узел можно реализовать при помощи простого делителя напряжения на резисторах (см. рис. 5.4).
| | ||||||
| Uвых |
| R2 |
| |
| |
Для построения схем регистров используем микросхему КР1533ТМ7, представляющая собой счетверённый D-триггер с общим С-входом.
5.6 Разработка логического узла
Согласно таблицам функций преобразования из двоичного кода в НС-код строим схемы обоих посылок. Коммутация производится при помощи четырёхканального мультиплексора КР1554 .Схема логического блока показана на схеме электрической принципиальной. Основная суть состоит в том, что номер посылки определяется третьим входом на схемах И, т.е. на какие элементы будет подана «1», та часть кода и будет закодирована.